[求助] 初学者关于数据类型的几个小问题，问大神解惑

最近刚开始学习VHDL。在数据类型上面有点困惑，按照书上说，VHDL有三种数据对象，分别是 变量，常量，信号。数据类型有 整形，bit，std_logic等。我想问一下，既然在数字电路中，各个端口 上的信号只有高低电平之分，那为什么还可以把一个信号变量申明为整形或者bit型？std_logic是标准逻辑型，他'0','1'代表高低电平，那bit的 ‘0’ ‘1’代表什么呢？？

高层次抽象的需要，就像c里面分8.16.32.64bit