困了，眼睛睁不开了，明天再继续
下面这个图可以看一下各个module内部互联通路
有一些是全相连的，有一些是部分相连，这些detail都在handbook中有具体描述，
这里我只贴一下L3 SWITCH的互联情况：
因此，有一些module之间是没有直接数据通路的，如果需要交互，则需要通过其他buff来实现，
比如下图中打X的连线：
除了datapath，我想大家最最最care的应该是性能问题了，比如ARM和FPGA交互的带宽可以达到多少，，FPGA来处理HPS MAC的数据的话，带宽是什么样的。。。下面的图我想是可以非常好的回答此问题的：
OK，到这里我的概览性解释差不多就完了，最后附上一个具体设计的sch，是一个FPGA从FPGA的blockram中将数据读出来再写到HPS的地址空间
后续就慢慢分析详细的设计细节了，不过不会深入到verilog代码级
本帖最后由 lelee007 于 2015-5-9 16:18 编辑
引用: lelee007 发表于 2015-5-7 08:34
貌似直接贴的图片显示不出来哦，楼主位的图片大家能看到吗？我的半天都显示不出来，看来还是不能偷懒
我承认，完全没看懂
京公网安备 11010802033920号
