什么是伪函数？是为了仿真测试用的一种不可综合代码吧？verilog中有function
、task等，设计出来主要为了仿真测试之用，编写时可以比较灵活，并能够像c语言中的函数一样被多次调用。但是该代码不可用于实际fpga中门级设计。
第一次听说verilog伪函数。我百度了下，没百度到verilog的伪函数。看到一个C的伪函数：
http://www.360doc.com/content/13/0310/17/8285430_270604881.shtml，你可以看看，我觉得万变不离其宗，都叫伪函数肯定在某种程度上是相似的。也许你看着就理解过来了。
玩板看这里：
https://bbs.eeworld.com.cn/elecplay.html
EEWorld测评频道众多好板等你来玩，还可以来频道许愿树许愿说说你想要玩的板子，我们都在努力为大家实现！
是那个例程里用到了伪函数吗？可不可以把例程放出来看看？
玩板看这里：
https://bbs.eeworld.com.cn/elecplay.html
EEWorld测评频道众多好板等你来玩，还可以来频道许愿树许愿说说你想要玩的板子，我们都在努力为大家实现！
本帖最后由 调戏、和尚/ 于 2015-7-23 16:18 编辑
京公网安备 11010802033920号
