[讨论] 用FPGA做百兆的频率计

rongjinzhuo   2015-8-2 15:09 楼主
如题,,,希望互相探讨~谢谢啦

回复评论 (23)

前排围观。。。。
分享铸就美好未来。。。
点赞  2015-8-2 15:39
CPLD就可以了,而且输入频率更快。
点赞  2015-8-2 16:15
引用: cruelfox 发表于 2015-8-2 16:15
CPLD就可以了,而且输入频率更快。

这个是百M,愿闻其详
点赞  2015-8-2 18:19
正在做,愿闻其详
点赞  2015-8-2 20:39
百兆啊,根据采样定理这个频率也不低了
training
点赞  2015-8-2 21:05
100MHz,用计数器先分下频,连FPGA都不要,拿个廉价MCU就能搞定了。
点赞  2015-8-2 21:33
引用: fsyicheng 发表于 2015-8-2 18:19
这个是百M,愿闻其详

用74Fxxx都可以做到百兆。CPLD输入时钟允许更高。
点赞  2015-8-3 09:05
                期待出作品中。。。
点赞  2015-8-3 09:17
楼主这是什么用途的?
点赞  2015-8-3 11:23
你用什么原理,采样频率多高,精度能够达到什么状况,就那100000001HZ,这个频可以吗,不需要再想后面的有小数点了
点赞  2015-8-3 12:45
引用: cruelfox 发表于 2015-8-3 09:05
用74Fxxx都可以做到百兆。CPLD输入时钟允许更高。


你用什么原理,采样频率多高,精度能够达到什么状况,就那100000001HZ,这个频可以吗,不需要再想后面的有小数点了
点赞  2015-8-3 12:46
引用: fsyicheng 发表于 2015-8-3 12:46
你用什么原理,采样频率多高,精度能够达到什么状况,就那100000001HZ,这个频可以吗,不需要再想后面 ...

0.01ppm的精度? 晶振都没有这么高稳定度,怎么可能呢。
点赞  2015-8-3 12:49
引用: 电子微创意 发表于 2015-8-3 11:23
楼主这是什么用途的?

可能会用于比赛的
点赞  2015-8-3 13:59
引用: 仙猫 发表于 2015-8-2 21:33
100MHz,用计数器先分下频,连FPGA都不要,拿个廉价MCU就能搞定了。

计数器??愿闻其详
点赞  2015-8-4 06:57
也要看你输入的信号是大信号还是小信号,如果是小信号,那在放大整形的时候很不好弄。根据信号的频率有直接测量和周期测量这些方法啊!
点赞  2015-8-4 08:52
引用: rongjinzhuo 发表于 2015-8-4 06:57
计数器??愿闻其详

其实就是预分频的办法,比如插入12位计数器,把100MHz就变成25kHz了。
如果不谈放大/限幅/整形的话,100MHz用个快一点的74也能对付过去。
若用专门的预分频器IC,做GHz级的频率计也很容易。
点赞  2015-8-4 09:35
引用: cruelfox 发表于 2015-8-3 12:49
0.01ppm的精度? 晶振都没有这么高稳定度,怎么可能呢。

楼主的精确度是建立在完美晶振的基础上的。
点赞  2015-8-4 09:42
妥妥上200M
点赞  2015-8-4 19:43

能说下方案吗?
点赞  2015-8-4 20:14
12下一页
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复