现在工程是多个人开发维护，有的使用VHDL，有的使用Verilog，因此工程是Verilog VHDL混合结构，两部分模块有相互调用关系。在使用debussy调试时，从nTrace中添加信号到nWave（ctrl+w）中报signal路径错误，nTrace中显示信号路径是xx.xx.xx.signal1;而nWave中信号路径是xx/xx/xx/signal1.
单独使用Verilog语言或者VHDL语言没有这种错误。也就是说以上问题是两种语言相互调用时出现的。
Verilog调用VHDL模块，VHDL调用Verilog模块，有什么注意的吗？
Verdi在混合语言中有这种问题吗？
有没有将VHDL code翻译为Verilog code的工具？
有vhdl和verilog互转的工作 好像叫xhdl
生活就是油盐酱醋再加一点糖，快活就是一天到晚乐呵呵的忙
===================================
做一个简单的人，踏实而务实，不沉溺幻想，不庸人自扰
京公网安备 11010802033920号
