[讨论] 求助以太网相关IP核例化

3008202060   2016-6-13 09:06 楼主
有人用过XIlinx的 Ethernet 1000BASE-X PCS/PMA or SGMII的IP和吗?想请教一下gt0_qplloutclk_in时钟和gt0_qplloutrefclk_in是谁的时钟,我看手册上说是 clock from PLL of GT common,但是我还是不懂;
另外mdc,mdio_i的信号是哪里来的 谢谢了啊

回复评论 (8)

能问道时钟的问题,说明在认真干活了。
你最好先自己把手册里面的 tx rx recovery clock, ref clock关系自己先理一下。

公司忙,回去凑空看看。
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-6-13 11:52
如图红色筐,mdc, mdio_i, 都是 MAC 发给 GMII PHY的。
请参照
http://www.xilinx.com/support/do ... h_pcs_pma_ug155.pdf  page 289
  • eth.png
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-6-14 11:51
引用: 5525 发表于 2016-6-14 11:51
如图红色筐,mdc, mdio_i, 都是 MAC 发给 GMII PHY的。
请参照
http://www.xilinx.com/support/do ... h_ ...

嗯嗯 这个我大概清楚了,我就是比较想知道那两个时钟如何连,我的理解是Ethernet 1000Base相当于是内部例化了一个gtx,这个GT common的时钟我不知道从哪里来的
(
      // Transceiver Interface
      //----------------------

      .gtrefclk                             (gtrefclk),

      .txp                           (txp),
      .txn                           (txn),
      .rxp                           (rxp),
      .rxn                           (rxn),
      .resetdone                            (resetdone),
      .cplllock                     (cplllock),
      .txoutclk                             (txoutclk),
      .rxoutclk                             (rxoutclk),
      .userclk                              (userclk),
      .userclk2                             (userclk2),
      .rxuserclk                              (rxuserclk),
      .rxuserclk2                             (rxuserclk2),
      .independent_clock_bufg        (independent_clock_bufg),
      .pma_reset                            (pma_reset),
      .mmcm_locked                          (mmcm_locked),
      // GMII Interface
      //---------------
      .gmii_txd                      (gmii_txd),
      .gmii_tx_en                    (gmii_tx_en),
      .gmii_tx_er                    (gmii_tx_er),
      .gmii_rxd                      (gmii_rxd),
      .gmii_rx_dv                    (gmii_rx_dv),
      .gmii_rx_er                    (gmii_rx_er),
      .gmii_isolate                  (gmii_isolate),

      // Management: MDIO Interface
      //---------------------------

      .mdc                           (mdc),
      .mdio_i                        (mdio_i),
      .mdio_o                        (mdio_o),
      .mdio_t                        (mdio_t),
      .configuration_vector          (configuration_vector),
      .configuration_valid           (configuration_valid),

      // General IO's
      //-------------
      .status_vector                 (status_vector),
      .reset                         (reset),


      .signal_detect                 (signal_detect),
      .gt0_qplloutclk_in                 (gt0_qplloutclk_in),
      .gt0_qplloutrefclk_in              (gt0_qplloutrefclk_in)

   );
点赞  2016-6-14 12:01
蓝色框 里面 对你疑问有帮助
红色框,是 1000 base ethernet没有直接关系的,
但是它共用了 MGT, GTX GTP 的 时钟资源
  • k7.png
  • v4.png
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-6-14 21:28
还有 xilinx 的 core, 随着 FPGA 的变化,老会变名字,
楼主你的 FPGA 是什么 型号,这样 我们找起来也能快些
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-6-14 21:29
引用: 5525 发表于 2016-6-14 21:29
还有 xilinx 的 core, 随着 FPGA 的变化,老会变名字,
楼主你的 FPGA 是什么 型号,这样 我们找起来也能 ...

我用的是k7325T,软件是vivado2014.2,那个IP核的版本是14.2
点赞  2016-6-16 09:19
我当时没有找到14.2的数据手册,就找了一个版本最相近的14.3的
  • 1.png
点赞  2016-6-16 09:20
我觉得下面两个时钟,就是红色框里面的时钟,“gt0”是你在生成core的时候,选的那个Quad.
gt0_qplloutclk_in
gt0_qplloutrefclk_in

【pg047-gig-eth-pcs-pma.pdf 】v14_3 的93页
  • xilinx GPHY.png
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-6-16 21:16
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复