[经验] 【FPGA入门到实战】常用verilog技巧(上,下) 源码&答疑

laokai   2016-7-8 15:29 楼主
【FPGA入门到实战】verilog 基本语法,模块写法,常用verilog技巧(上,下)
源码:
prj_ex_1.rar (1.83 KB)
(下载次数: 225, 2016-7-8 15:26 上传)

学员对视频里的知识点不理解的可以在论坛里提出问题,我们老师会给大家答疑!

回复评论 (5)

laokai 欢迎 欢迎

你的代码,有些挺值得网友们学习的
比如,
模块名和文件名统一
寄存器用 _r 结束
地有效用 _n 结尾
注释也写的多
MicroPython中文社区https://micropython.org.cn/forum/  
点赞  2016-7-8 21:56
不错以后跟你学习了
点赞  2016-7-14 10:09
欢迎提问题
点赞  2016-7-18 23:11
辛苦楼主~  下载一个学习下
点赞  2016-9-16 15:57
学习一下
点赞  2016-9-20 14:06
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复