[求助] 用Verilog实现51单片机内核

引用: 通宵敲代码 发表于 2016-7-29 20:09
一个不切实际的毕业设计！

引用: 5525 发表于 2016-7-29 20:31
楼主，真心感兴趣做这个，肯定会有好东西出来
ARM公司开始也就7个人。
你可以放开，谈谈你的想 ...

引用: 5525 发表于 2016-8-1 21:05
51 的流水线，还比较好弄，一个指令周期占10还是12个clk的

自己做的话，选几个代表的指令，先把架构写出 ...

引用: youxiliu39 发表于 2016-8-5 17:15
看这本书吧：兼容ARM9的软核处理器设计：基于FPGA。虽然说的是ARM9的内核用Verilog实现，但是原理是一样的 ...

引用: youxiliu39 发表于 2016-8-5 17:15
看这本书吧：兼容ARM9的软核处理器设计：基于FPGA。虽然说的是ARM9的内核用Verilog实现，但是原理是一样的 ...

引用: 5525 发表于 2016-8-5 21:36
上来就搞ARM不是不可以。
只要尝试和喜欢就行。
ARM的部分核，网上有开源的代码的。

引用: 5525 发表于 2016-8-6 13:29
东西不是一下子，搞完的。
也不是说向书上说的 设计 -- 开发 -- 测试 -- 结束

的 先弄个小的 走下上面 ...

引用: 5525 发表于 2016-8-1 21:05
51 的流水线，还比较好弄，一个指令周期占10还是12个clk的

自己做的话，选几个代表的指令，先把架构写出 ...

引用: yaphetszyj 发表于 2016-8-20 20:43
问你个问题，MCS-51指令集里乘除法是4个机器周期，如果我想用2级的流水线实现，乘除法指令是不是也变成了 ...

引用: 5525 发表于 2016-8-20 21:01 为了避免增加复杂度，前期项目收缩。 初期不要做这种改进吧 因为如果要考虑， a x b x c 的情况，这 ...

引用: yaphetszyj 发表于 2016-8-20 21:06
也就是说，不管用几级流水线，51的乘除法都用4个机器周期来实现，是吧
其实我是想问，怎么用两级流水线 ...

引用: 5525 发表于 2016-8-20 21:22
这个不需要复杂的流水线啊，生成一个乘法器，一般2个CLK3个CLK即可出结果，
你直接给a b, 等2 到 3 个周 ...