[求助] AD覆铜为啥所有net都盖上去了呢？

引用: huaiqiao 发表于 2016-12-16 10:59
勾选，如下图选项。看看

引用: johnrey 发表于 2016-12-16 11:19
还是老样子呢。我都奇怪死了。以前都是正常的。

引用: huaiqiao 发表于 2016-12-16 11:26
把PCB文件发给我。。。。。我看看。。。。。。

引用: okhxyyo 发表于 2016-12-16 10:50
可能是间距太小接近于0，看上去就好像全部连接哦。。你把间距设置大了再试试看。其次你选择的是实铺，可以 ...

引用: johnrey 发表于 2016-12-16 11:47
谢谢啦

引用: huaiqiao 发表于 2016-12-16 12:17
我感觉你的图有种，很怪的感觉。看图示初学是吧。
你是整个工程么？原理图库和pcb封装库在不在工程中？
...

引用: johnrey 发表于 2016-12-16 13:17
enna，一眼就被看出来啦，我是初学的。自己建了一个intlib，一边加元件，然后一边学着画sch，做pcb。我现 ...

引用: huaiqiao 发表于 2016-12-16 14:32
我表示我败了，你的pcb怎么弄出来的，我就不知道了。
反正跟其他人的，包括我自己的都不一样，这样我给 ...

引用: huaiqiao 发表于 2016-12-16 14:32
我表示我败了，你的pcb怎么弄出来的，我就不知道了。
反正跟其他人的，包括我自己的都不一样，这样我给 ...

引用: johnrey 发表于 2016-12-16 14:53
看了教程，现在好了，就是有个疑问，这个覆铜和all的clearance必须要设吗？原来原始的10mil（ALL）（ALL ...

引用: huaiqiao 发表于 2016-12-16 15:14
你图示的这个规则是设置铺铜间距的，所以这个规则设置了，只是对铺铜间距起作用。
如果其他的不做设置， ...

引用: johnrey 发表于 2016-12-16 11:52
clearance吗？设到50mil还是一样的。网格铺也试了。我觉得应该是某个特别低级的错误。因为没怎么画过板， ...

引用: johnrey 发表于 2016-12-16 17:34
我的意思是All里面不包含覆铜吗？如果包含的话，那至少也有10mil的间距啊？

引用: huaiqiao 发表于 2016-12-16 18:26
是的，包含的，但是 我觉得可能是你哪个地方操作的不对导致，你这个板子很简单，重新给原理图中的元件添 ...