接上一篇帖子
vivado学习2-自定义IP核 - FPGA/CPLD - 电子工程世界-论坛
https://bbs.eeworld.com.cn/thread-509154-1-1.html
上个帖子白丁给了我一赞，昨晚再接再厉
上个帖子已对IP的时钟、端口等进行设置，下面生成设计文件，
输出成功，会看到目录下多了文件
建立HDL Wrapper
选择File->Export->Export Hardware->OK,把硬件文件system_wrapper.hdf导到zynq700.sdk文件夹下
File->Launch SDK，
启动SDK，界面挺漂亮，像eclipse
导入相关文件
File->New->New Application Project，输入工程名
ps7_init.c和ps7_init.h复制到src目录，如下
右击工程->Create boot Image->Create Image，生成bootimage
makefile
生成
路径D:\Xilinx\Vivado\2014.3.1\examples\Vivado_Tutorial\Projects\zynq700\zynq700.sdk\zynq700\bootimage\BOOT.bin
将生成的BOOT.bin 复制到SD卡根目录下，插入到Z-trun Board上。将JP跳槽设置为Z-turn Board从SD卡启动，和电脑连接，启动后打开串口，可看到打印的消息
京公网安备 11010802033920号
