[FPGA开发] altera soc

请教，我按照友晶开发跑例程，到DS-5 调试，遇到图示问题，请问有人遇到过吗？如何解决呢 谢谢

没有做这个例子；看起来是缺少编译后的 u-boot-spl.
你可以尝试先在 yourporject/software/spl_bsp/ 下：
make uboot

非常感谢你的回复：
         编译后的 u-boot-spl是用的在/software/spl_bsp/ 下，导入的路径也没错，在DS-5环境下 点击debug后就出错了 ，还没搞清楚是怎么回事，换了16.0的版本还是如此

楼主能加个好友吗，我也是刚接触这个，也遇到不少问题，希望能交流下；
我的qq1030843709