[求助] Qsys系统采用NiosII与自定义AvalonMM slave接口生成的系统没人reset输入口？

自定义了一个求两个数字a，b的最大公约数的硬件算法，然后用avalon MM 从设备接口连接到Qsys系统上，
系统包括了：
一个clk核，
一个Nios II standard核
一个DDR2控制器
一个sysID核
一个JtagUART核

以及 一个自定义的求最大公约数核。如下图所示


连接完成之后，生成Verilog以及bsf文件  都没有reset输入（如下图），求解这是为什么，我记得原来是好好的。

小白路过

没有人知道吗？自己顶一下