[求助] 求助，关于xilinx分频

菜鸟求助，以前没用过xilinx，现在想用PLL把50M的系统时钟，分频成48M，不知道怎么写，求大神帮忙

也没用过xilinx FPGA，但一般带PLL的FPGA，分频系数和倍频系数都有个范围的。
50M 变 48M，需要25分频，再24倍频，那么唯一要确定的是，分频和倍频系数最大值能不能等于25、24。

谢谢