引用: xjlnuc 发表于 2018-1-15 13:10
仿真如图
引用: bioger 发表于 2018-1-15 14:07
还是问问夏老师吧 我觉得靠谱
引用: ienglgge 发表于 2018-1-15 17:45
是不是时序和协议不一致。写数据的过程,使能端是FPGA控制的吧。那就找到对应的语句。分析逻辑哪里不对。
引用: ienglgge 发表于 2018-1-15 17:45
是不是时序和协议不一致。写数据的过程,使能端是FPGA控制的吧。那就找到对应的语句。分析逻辑哪里不对。
引用: xjlnuc 发表于 2018-1-15 19:51
不好意思,我没说清楚,FPGA控制的使能端是对的,EEPROm控制的使能端提前了一个周期,导致了SDA线上既在 ...