[求助] 如何实现上下管pwm互锁？？？

请教大家一个问题，如何实现igbt上下管的pwm互锁，防止上下管同时出现高电平而导通。要求：上管PWMA=1的时候，下管失效PWMB=0；下管PWMB=1的时候，上管失效PWMA=0。用门极或锁存电路实现，因为我最后要用Verilog来写程序。 正常情况下或者在cpld里面分频后是互补的pwm波，加上死区就可以用了。但是如果是外来pwm的情况，为了防止出现同时为高，需要做一个这样的处理。 我自己写了的如下： 这段代码出现的问题是，在复位时刻pwm_up,pwm_dw都是为0的，程序会进入全1或全0的循环当中。 我也画了这个图，不知道可不可以？ 本帖最后由 hmf1235789 于 2018-2-2 17:53 编辑

我也画了这个图，不知道可不可以？

可以。
不过，从实际应用考虑，采用四二输入与非门更适当。

最后这样行不行。

用两个d触发器进行互锁，其中一路在变成1之前监测另一路的输出，如果另一路输出为1，则本路强制输出0；如果另一路输出为0，则本路=输入变化。另一路也做相同的判断。这样在任意时刻都只有一路为1，但是如果是在复位时刻， pwm_up和pwm_dw都会被清为0，然后寄存器保持，如果复位后两路pwm_in=1，则会出现误判，所以只要将其中一路 pwm_dw <= 1'b1; 就可以避免复位导致同时为0。另外d触发器用异步清零和置位。

1、该功能用语言描述的话应该没那么复杂，只要把一路的导通条件加到另一路的复位（注意：须非同步复位）条件里，立马封死另一路的导通即可。

2、写逻辑时还可考虑避免实际器件ON、OFF延迟时间不等，切换时存在瞬间上下同时的问题。比如用A路封杀B路时，再or上一点延迟什么的，这些小技巧在FPGA上做比画电路容易得多。