全新的“智能功率”

未来几年人们看待高科技界的方式将会发生巨大变化。我们现在刚开始认识到：电子工业将成为解决全球变温问题的一个主角。到目前为止，企业都在谈论降低能耗计划，但其实能够做的还有很多。从“智能功率”(Power Smart) 芯片和系统的设计，到形成整个电子工业的能效指导标准，新的功率范例要求电子工业承担降低能耗的责任，从而提高能效，最终降低温室气体排放。
　　“功率”概念正在变化

　　在上世纪90年代，谈到“功率”时，都是指为某一系统提供功率，或者说向一块PC板卡提供电压和电流。而对大多数人来说，“低功耗”也只涉及一些对功耗在乎的产品，而且很多都只是纸上谈兵，通常成功率甚微。

　　半导体器件的功耗有两种基本形式，即动态功耗和静态功耗 。静态功耗是部件不做任何有用工作时的功耗，而动态功耗　则是器件主动工作时的功耗。直到最近，动态功耗都是整个功耗的主要部分。器件电源电压 (Vcc) 曾一度借助于动态功耗管理技术，以及工艺尺寸的减小和系统电压的降低而不断降低，但这种继续降低的日子已不复存在。此外，越来越小的集成电路 (IC) 工艺尺寸加剧了电流泄漏，使器件功耗大幅增加。随着泄漏电流的加剧，静态功耗开始成为功耗的主要部分，成为人们最关心的问题 (图1)。


　　上世纪90年代的另一个巨大变化是电子产品大量进入我们的生活中。过去，我们都使用笔和纸来交流、通信，传递信息。今天，我们都使用Apple iPhone和 Palm Treo智能电话之类的电子设备。随着便携电子设备的不断发展，人们越来越不愿意购买那些需要插接在电源插座上的设备 (如台式PC)。今天我们使用的台式PC会把提供给它的功率浪费近一半，并且增加功率成本；可以说是我们需要低功耗产品的一个很好的反面例子。

　　不幸的是，为电子设备供电需要发电，而发电所产生的温室气体排放对全球变暖这个严重问题的影响高得惊人。根据联合国2007年5月的报告，即使采取强有力的抑制措施，到本世纪末全球平均温度也将升高多达华氏11度。

　　因此，业界各电子厂家都在讨论如何降低从芯片到系统的整个统一体的能耗，希望有助于环境保护。尽管电子业界已采取了一些环保措施 (如无铅及RoHS标准)，但还是未能充分地解决功率问题。电子器件中有少量铅的确是个问题，但其影响较之于由全球温度失控变暖而造成的灾难还是很轻微的。

　　值得注意的是，到目前为止美国环保总署 (EPA) 还没有针对半导体产品设定Energy Star 标准。虽然这些半导体产品直接影响Energy Star评级产品的能效和管理，但业界一直未形成一个确定“低功耗”IC功效基准的方法。如果针对半导体产品提出功耗要求，就可最大限度地降低板卡、系统和最终产品的功耗，从而提高功效和减少温室气体。

　　显然，这个问题的解决方案有一部分握在电子行业手中。有了当今的智能功率技术，业界能够做到的更多。业界承担这个责任是必需的，责无旁贷。新的“功率”概念意味着从芯片到系统整个统一体降低功耗的协同作战。

　　智能功率芯片

　　依赖电池供电的便携设备设计人员现正面临一个可怕的挑战，即消费者对于产品尺寸更小、功能更丰富、电池寿命更长、价格更低及推出产品的周期更短等永无止境的追求。电池寿命延长意味着消费者的拥有成本降低。如果智能电话的电池寿命能正常供电6个小时，又如果锂离子电池通常在充电300次~500次后才需要“破费地”被更换，那么，如果能将电池寿命由6小时延长到数周或数月，这样的产品岂不是更有吸引力？

　　便携产品的设计人员过去依赖于面向特定应用集成电路 (ASIC) 实现其低功耗目标。但ASIC固有某些负累，即掩模工艺昂贵和开发周期较长。设计人员的另一个选择是可编程逻辑解决方案，尤其是基于SRAM技术的可编程逻辑器件，这种器件缩短了开发周期，但也有不足之处，如静态功耗高。事实上，当今市场上的一些所谓“低功耗”FPGA和CPLD (复杂可编程逻辑器件) 的电流消耗达30mA，这通常比典型便携应用所能容忍的耗电高出1个~2个数量级。

　　基于SRAM技术的器件在上电启动时还会产生电涌，导致额外的电池消耗或造成系统初始化失败。不仅如此，由于基于SRAM技术的FPGA的晶体管密度极高，半导体工艺尺寸每次缩小，其静态功耗都会增加；这是因为尺寸缩小后，量子隧道效应和亚阈值区漏电之类的问题变得越发严重；这对面向便携应用的器件是个实实在在的挑战。如果采用那些利用 Flash 技术来配置SRAM内容的新型SRAM解决方案，功率问题还会更加复杂，虽然这种解决方案在市场上称之为基于 Flash 的器件，但还是需要在耗电巨大的SRAM FPGA上额外增加一些电路。

　　幸好，现在已有真正的 Flash可编程逻辑技术。由于基于 Flash的非易失性FPGA不需要数百万个耗电的SRAM存储位来配置数据，其静态功耗较之于基于SRAM的解决方案低很多，因而是低功耗应用的理想器件。事实上，市面上有一些基于 Flash 的FPGA是专门针对低功耗应用设计的产品。这类FPGA的静态功耗仅为5mW，提供更高的复杂性及更多功能，而且较之于CPLD，其静态功耗降低了四分之一，更可在便携应用中延长电池寿命达5倍。