[讨论] CORDIC 后仿过程中报的错

CORDIC 后仿过程中报的错

我仿真的平台是ISE10.1   器件 Virtex-5 SX50T   speed-3


ISE10.1中，CORDIC IP核不支持Virtex-5。在网上搜索到说解决方案是在Virtex4器件中调用CORDIC ip核，然后把器件改成Virtex-5就可以了。

我也按照这种方法做，选择Virtex-4 SX55T Speed -10
成功调用CORDIC ipCORE。前仿和后仿都通过了。但是，然后我把器件改成Virtex-5 SX50T   speed-3，前仿通过，但是后仿时ISE报错：

Started : "Generate Post-Place & Route Simulation Model".
ERROR:Anno:116 - Speed grade (-10) not supported for device: xc5vsx50t.

请问高手，这个问题怎么解决？
是不是生成的CORDIC .v文件中可以改 Speed？
谢谢

应该是产生后仿时序参数的时候发现网表中还有V4器件的定义。如果ISE工程的器件已经更改成了V5，那么这个V4器件的定义可能是在RPM中。

试试看MAP的时候选择"Use RLOC Constraints" = NO

ＣＰＬＤ比ＦＰＧＡ使用起来更方便。ＣＰＬＤ的编程采用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技术,无需外部存储器芯片,使用简单。而ＦＰＧＡ的编程信息需存放在外部存储器上,使用方法复杂

回复 板凳 guo159357 的帖子

补充一点：FPGA的容量是CPLD比不上的 呵呵