[讨论] 同步复位在VHDL中的两种表达方式

1. PROCESS(Clk)
    BEGIN
    IF (RST='1') THEN
        NULL;
   ELSIF CLK'EVENT AND CLK='1' THEN
       NULL;
   END IF;
  END PROCESS;
2. PROCESS(Clk,Rst)
    BEGIN
    IF (RST='1') THEN
        NULL;
   ELSIF CLK'EVENT AND CLK='1' THEN
       NULL;
   END IF;
  END PROCESS;