M312L5620MTS-CA2,M312L5620MTS-CA2 pdf中文资料,M312L5620MTS-CA2引脚图,M312L5620MTS-CA2电路-Datasheet-电子工程世界

文档预览

2GB TSOP Registered DIMM

Preliminary

DDR SDRAM

DDR SDRAM Registered Module

( TSOP-II )

184pin Registered Module based on 1Gb M-die

with 1,200mil Height & 72-bit ECC

Revision 0.0

February 2004

Revison 0.0 February, 2004

2GB TSOP Registered DIMM

Revision History

Revision 0.0 (February, 2004)

- First release

Preliminary

DDR SDRAM

Revison 0.0 February, 2004

2GB TSOP Registered DIMM

184Pin Registered DIMM based on 1Gb M-die (x4, x8)

Ordering Information

Part Number

M312L5620MTS-CB3/A2/B0

M312L5623MTS-CB3/A2/B0

Density

2GB

Organization

256M x 72

Preliminary

DDR SDRAM

Component Composition

256Mx4( K4H1G0438M) * 18EA

128Mx8( K4H1G0838M) * 18EA

Height

1,200mil

Operating Frequencies

B3(DDR333@CL=2.5)

Speed @CL2

Speed @CL2.5

CL-tRCD-tRP

133MHz

166MHz

2.5-3-3

A2(DDR266@CL=2)

133MHz

2-3-3

B0(DDR266@CL=2.5)

100MHz

133MHz

2.5-3-3

Feature

• Power supply : Vdd: 2.5V

0.2V, Vddq: 2.5V

0.2V

• Double-data-rate architecture; two data transfers per clock cycle

• Bidirectional data strobe(DQS)

• Differential clock inputs(CK and CK)

• DLL aligns DQ and DQS transition with CK transition

• Programmable Read latency 2, 2.5 (clock)

• Programmable Burst length (2, 4, 8)

• Programmable Burst type (sequential & interleave)

• Edge aligned data output, center aligned data input

• Auto & Self refresh, 7.8us refresh interval(8K/64ms refresh)

• Serial presence detect with EEPROM

• 1,200mil height & double sided

SAMSUNG ELECTRONICS CO., Ltd. reserves the right to change products and specifications without notice.

Revison 0.0 February, 2004

2GB TSOP Registered DIMM

Pin Configuration (Front side/back side)

Front

VREF

DQ0

VSS

DQ1

DQS0

DQ2

VDD

DQ3

/RESET

VSS

DQ8

DQ9

DQS1

VDDQ

*CK1

*/CK1

VSS

DQ10

DQ11

CKE0

VDDQ

DQ16

DQ17

DQS2

VSS

DQ18

VDDQ

DQ19

Front

DQ24

VSS

DQ25

DQS3

VDD

DQ26

DQ27

VSS

CB0

CB1

VDD

DQS8

CB2

VSS

CB3

BA1

Front

VDDQ

/WE

DQ41

/CAS

VSS

DQS5

DQ42

DQ43

VDD

*/CS2

DQ48

DQ49

VSS

*CK2

*/CK2

VDDQ

DQS6

DQ50

DQ51

VSS

VDDID

DQ56

DQ57

VDD

DQS7

DQ58

DQ59

VSS

SDA

SCL

100

101

102

103

104

105

106

107

108

109

110

111

112

113

114

115

116

117

118

119

120

121

122

123

Back

VSS

DQ4

DQ5

VDDQ

DM0/DQS9

DQ6

DQ7

VSS

VDDQ

DQ12

DQ13

DM1/DQS10

VDD

DQ14

DQ15

CKE1

VDDQ

*BA2

DQ20

A12

VSS

DQ21

A11

DM2/DQS11

VDD

DQ22

DQ23

124

125

126

127

128

129

130

131

132

133

134

135

136

137

138

139

140

141

142

143

144

145

146

147

148

149

150

151

152

153

Back

VSS

DQ28

DQ29

VDDQ

DM3/DQS12

DQ30

VSS

DQ31

CB4

CB5

VDDQ

CK0

/CK0

VSS

DM8/DQS17

A10

CB6

VDDQ

CB7

Preliminary

DDR SDRAM

154

155

156

157

158

159

160

161

162

163

164

165

166

167

168

169

170

171

172

173

174

175

176

177

178

179

180

181

182

183

184

Back

/RAS

DQ45

VDDQ

/CS0

/CS1

DM5/DQS14

VSS

DQ46

DQ47

*/CS3

VDDQ

DQ52

DQ53

A13

VDD

DM6/DQS15

DQ54

DQ55

VDDQ

DQ60

DQ61

VSS

DM7/DQS16

DQ62

DQ63

VDDQ

SA0

SA1

SA2

VDDSPD

KEY

DQ32

VDDQ

DQ33

DQS4

DQ34

VSS

BA0

DQ35

DQ40

KEY

VSS

DQ36

DQ37

VDD

DM4/DQS13

DQ38

DQ39

VSS

DQ44

Note :

1. * : These pins are not used in this module.

2. Pins 111, 158 are NC for 1row module [ M312L5620MTS] & used for 2row module [ M312L5623MTS]

3. Pins 97, 107, 119, 129, 140, 149, 159, 169, 177 : DM (x8 base module) or DQS (x4 base module).

Pin Description

Pin Name

A0 ~ A13

BA0 ~ BA1

DQ0 ~ DQ63

DQS0 ~ DQS17

CK0, CK0

CKE0, CKE1(for 2 Row)

CS0, CS1(for 2 Row)

RAS

CAS

CB0 ~ CB7

Function

Address input (Multiplexed)

Bank Select Address

Data input/output

Data Strobe input/output

Clock input

Clock enable input

Chip select input

Row address strobe

Column address strobe

Write enable

Check bit(Data-in/data-out)

Pin Name

DM0 ~ DM8

VDD

VDDQ

VSS

VREF

VDDSPD

SDA

SCL

SA0 ~ 2

Data - in mask

Power supply (2.5V)

Power Supply for DQS(2.5V)

Ground

Power supply for reference

Serial EEPROM Power/Supply ( 2.3V to 3.6V )

Serial data I/O

Serial clock

Address in EEPROM

No connection

Function

Revison 0.0 February, 2004

2GB TSOP Registered DIMM

2GB, 256M x 72 ECC Module (M312L5623MTS)

Functional Block Diagram

R C S1

R C S0

DQS0

DM0

DM/

DQS

DM/

DQS

Preliminary

DDR SDRAM

(Populated as 2 bank of x8 DDR SDRAM Module)

DQS4

DM4

DM/

DQS

DM/

DQS

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQS1

DM1

I/O

I/O 0

I/O 2

I/O 5

I/O 7

I/O 1

I/O 3

I/O 4

I/O 6

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQS5

DM5

I/O 7

I/O 5

I/O 2

I/O 0

I/O 6

I/O 4

I/O 3

I/O 1

I/O

D13

DM/

DQS

DM/

DQS

DM/

DQS

DM/

DQS

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQS2

DM2

I/O

I/O 0

I/O 2

I/O 5

I/O 7

I/O 1

I/O 3

I/O 4

I/O 6

D10

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQS6

DM6

I/O 7

I/O 4

I/O 2

I/O 0

I/O 6

I/O 5

I/O 3

I/O 1

I/O

D14

DM/

DQS

DM/

DQS

DM/

DQS

DM/

DQS

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQS3

DM3

I/O

I/O 1

I/O 2

I/O 4

I/O 6

I/O 0

I/O 3

I/O 5

I/O 7

D11

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQS7

DM7

I/O 7

I/O 5

I/O 2

I/O 0

I/O 6

I/O 4

I/O 3

I/O 1

I/O

D15

DM/

DQS

DM/

DQS

DM/

DQS

DM/

DQS

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DQS8

DM8

I/O

I/O 0

I/O 2

I/O 5

I/O 6

I/O 1

I/O 3

I/O 4

I/O 7

D12

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O 6

I/O 4

I/O 2

I/O 0

I/O 7

I/O 5

I/O 3

I/O 1

I/O

D16

DM/

DQS

DM/

DQS

CB0

CB1

CB2

CB3

CB4

CB5

CB6

CB7

I/O

I/O 2

I/O 3

I/O 5

I/O 7

I/O 0

I/O 1

I/O 4

I/O 6

D17

Serial PD

SCL

SA0

SA1

SDA

DD SP D

DDQ

SPD

D0 - D17

VREF

D0 - D17

SA2

S S

CS0

CS1

BA0-BA1

A0-A13

RAS

CAS

CKE0

CKE1

RCS0

RCS1

RBA0 - RBA1

RA0 - RA13

RRAS

RCAS

RCKE0

RCKE1

RWE

RESET

BA0 -BA1 : SDRAMs DQ0 - D17

A0 -A13 : SDRAMs D0 - D17

RAS : SDRAMs D0 - D17

CAS : SDRAMs DQ0 - D17

CKE : SDRAMs D0 - D8

CKE : SDRAMs D9 - D17

WE: SDRAMs D0 - D17

PLL*

CK0,CK0

* Wire per Clock Loading table/wiring Diagrams

PCK

Notes:

1. DQ-to-I/O wiring is shown as recom-

mended but may be changed.

2. DQ/DQS/DM/CKE/ CS relationships

must be maintained as shown.

3. DQ, DQS, DM/DQS resistors: 22 Ohms.

Revison 0.0 February, 2004

参数对比

与M312L5620MTS-CA2相近的元器件有：M312L5623MTS-CA2、M312L5623MTS-CB0、M312L5620MTS-CB0、M312L5623MTS-CB3、M312L5620MTS-CB3。描述及对比如下：

型号	M312L5620MTS-CA2	M312L5623MTS-CA2	M312L5623MTS-CB0	M312L5620MTS-CB0	M312L5623MTS-CB3	M312L5620MTS-CB3
描述	DDR DRAM Module, 256MX72, 0.75ns, CMOS, DIMM-184	DDR DRAM Module, 256MX72, 0.75ns, CMOS, DIMM-184	DDR DRAM Module, 256MX72, 0.75ns, CMOS, DIMM-184	DDR DRAM Module, 256MX72, 0.75ns, CMOS, DIMM-184	DDR DRAM Module, 256MX72, 0.7ns, CMOS, DIMM-184	DDR DRAM Module, 256MX72, 0.7ns, CMOS, DIMM-184
是否Rohs认证	不符合	不符合	不符合	不符合	不符合	不符合
厂商名称	SAMSUNG(三星)	SAMSUNG(三星)	SAMSUNG(三星)	SAMSUNG(三星)	SAMSUNG(三星)	SAMSUNG(三星)
零件包装代码	DIMM	DIMM	DIMM	DIMM	DIMM	DIMM
包装说明	DIMM, DIMM184	DIMM, DIMM184	DIMM, DIMM184	DIMM, DIMM184	DIMM, DIMM184	DIMM, DIMM184
针数	184	184	184	184	184	184
Reach Compliance Code	unknown	unknown	unknown	unknown	unknown	unknown
ECCN代码	EAR99	EAR99	EAR99	EAR99	EAR99	EAR99
访问模式	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST	FOUR BANK PAGE BURST
最长访问时间	0.75 ns	0.75 ns	0.75 ns	0.75 ns	0.7 ns	0.7 ns
其他特性	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH	AUTO/SELF REFRESH
最大时钟频率 (fCLK)	133 MHz	133 MHz	133 MHz	133 MHz	166 MHz	166 MHz
I/O 类型	COMMON	COMMON	COMMON	COMMON	COMMON	COMMON
JESD-30 代码	R-XDMA-N184	R-XDMA-N184	R-XDMA-N184	R-XDMA-N184	R-XDMA-N184	R-XDMA-N184
内存密度	19327352832 bit	19327352832 bit	19327352832 bit	19327352832 bit	19327352832 bit	19327352832 bit
内存集成电路类型	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE	DDR DRAM MODULE
内存宽度	72	72	72	72	72	72
湿度敏感等级	1	1	1	1	1	1
功能数量	1	1	1	1	1	1
端口数量	1	1	1	1	1	1
端子数量	184	184	184	184	184	184
字数	268435456 words	268435456 words	268435456 words	268435456 words	268435456 words	268435456 words
字数代码	256000000	256000000	256000000	256000000	256000000	256000000
工作模式	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS	SYNCHRONOUS
最高工作温度	70 °C	70 °C	70 °C	70 °C	70 °C	70 °C
组织	256MX72	256MX72	256MX72	256MX72	256MX72	256MX72
输出特性	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE	3-STATE
封装主体材料	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED	UNSPECIFIED
封装代码	DIMM	DIMM	DIMM	DIMM	DIMM	DIMM
封装等效代码	DIMM184	DIMM184	DIMM184	DIMM184	DIMM184	DIMM184
封装形状	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR	RECTANGULAR
封装形式	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY	MICROELECTRONIC ASSEMBLY
峰值回流温度（摄氏度）	225	225	225	225	225	225
电源	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V
认证状态	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified	Not Qualified
刷新周期	8192	8192	8192	8192	8192	8192
自我刷新	YES	YES	YES	YES	YES	YES
最大压摆率	6.925 mA	4.575 mA	4.575 mA	6.925 mA	5.285 mA	8.13 mA
最大供电电压 (Vsup)	2.7 V	2.7 V	2.7 V	2.7 V	2.7 V	2.7 V
最小供电电压 (Vsup)	2.3 V	2.3 V	2.3 V	2.3 V	2.3 V	2.3 V
标称供电电压 (Vsup)	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V	2.5 V
表面贴装	NO	NO	NO	NO	NO	NO
技术	CMOS	CMOS	CMOS	CMOS	CMOS	CMOS
温度等级	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL	COMMERCIAL
端子形式	NO LEAD	NO LEAD	NO LEAD	NO LEAD	NO LEAD	NO LEAD
端子节距	1.27 mm	1.27 mm	1.27 mm	1.27 mm	1.27 mm	1.27 mm
端子位置	DUAL	DUAL	DUAL	DUAL	DUAL	DUAL
处于峰值回流温度下的最长时间	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED	NOT SPECIFIED