MC14043B, MC14044B
CMOS MSI
Quad R−S Latches
The MC14043B and MC14044B quad R−S latches are constructed
with MOS P−Channel and N−Channel enhancement mode devices in a
single monolithic structure. Each latch has an independent Q output
and set and reset inputs. The Q outputs are gated through three−state
buffers having a common enable input. The outputs are enabled with a
logical “1” or high on the enable input; a logical “0” or low
disconnects the latch from the Q outputs, resulting in an open circuit at
the Q outputs.
Features
http://onsemi.com
MARKING
DIAGRAMS
•
Double Diode Input Protection
•
Three−State Outputs with Common Enable
•
Outputs Capable of Driving Two Low−power TTL Loads or One
Low−Power Schottky TTL Load Over the Rated Temperature Range
•
Supply Voltage Range = 3.0 Vdc to 18 Vdc
•
Pb−Free Packages are Available*
MAXIMUM RATINGS
(Voltages Referenced to V
SS
)
Symbol
V
DD
V
in
, V
out
I
in
, I
out
P
D
T
A
T
stg
T
L
Parameter
DC Supply Voltage Range
Input or Output Voltage Range
(DC or Transient)
Input or Output Current
(DC or Transient) per Pin
Power Dissipation, per Package
(Note 1)
Ambient Temperature Range
Storage Temperature Range
Lead Temperature
(8−Second Soldering)
Value
−0.5 to +18.0
−0.5 to V
DD
+ 0.5
±
10
500
−55 to +125
−65 to +150
260
Unit
V
V
mA
mW
°C
°C
°C
xx
A
WL, L
YY, Y
WW, W
G
PDIP−16
P SUFFIX
CASE 648
16
MC140xxBCP
AWLYYWWG
1
16
SOIC−16
D SUFFIX
CASE 751B
1
140xxBG
AWLYWW
16
SOEIAJ−16
F SUFFIX
CASE 966
1
= Specific Device Code
= Assembly Location
= Wafer Lot
= Year
= Work Week
= Pb−Free Indicator
MC140xxB
ALYWG
ORDERING INFORMATION
See detailed ordering and shipping information in the package
dimensions section on page 5 of this data sheet.
Maximum ratings are those values beyond which device damage can occur.
Maximum ratings applied to the device are individual stress limit values (not
normal operating conditions) and are not valid simultaneously. If these limits are
exceeded, device functional operation is not implied, damage may occur and
reliability may be affected.
1. Temperature Derating:
Plastic “P and D/DW” Packages: – 7.0 mW/_C From 65_C To 125_C
This device contains protection circuitry to guard against damage due to high
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this
high−impedance circuit. For proper operation, V
in
and V
out
should be constrained
to the range V
SS
v
(V
in
or V
out
)
v
V
DD
.
Unused inputs must always be tied to an appropriate logic voltage level
(e.g., either V
SS
or V
DD
). Unused outputs must be left open.
*For additional information on our Pb−Free strategy and soldering details, please
download the ON Semiconductor Soldering and Mounting Techniques
Reference Manual, SOLDERRM/D.
©
Semiconductor Components Industries, LLC, 2005
1
August, 2005 − Rev. 6
Publication Order Number:
MC14043B/D
MC14043B, MC14044B
PIN ASSIGNMENT
MC14043B
Q3
Q0
R0
S0
E
S1
R1
V
SS
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
DD
R3
S3
NC
S2
R2
Q2
Q1
NC = NO CONNECTION
Q3
NC
S0
R0
E
R1
S1
V
SS
MC14044B
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
DD
S3
R3
Q0
R2
S2
Q2
Q1
MC14043B
S0
4
2
Q0
R0
4
MC14044B
13
Q0
R0
S1
3
6
9
S0
Q1
R1
3
6
9
Q1
R1
S2
7
12
10
V
DD
= PIN 16
V
SS
= PIN 8
NC = PIN 13
Q2
S1
R2
7
12
10
V
DD
= PIN 16
V
SS
= PIN 8
NC = PIN 2
Q2
R2
S3
11
14
1
S2
Q3
11
14
1
TRUTH TABLE
S R E
X X 0
Q
High
Impedance
R3
Q3
TRUTH TABLE
S R E
X X 0
Q
High
Impedance
R3
15
5
0
0
1
1
0
1
0
1
ENABLE
1 No Change
1
0
1
1
1
1
S3
15
5
0
0
1
1
0
1
0
1
ENABLE
1
0
1
1
1
0
1 No Change
X = Don’t Care
X = Don’t Care
http://onsemi.com
2
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
Î Î
Î Î
Î Î Î
Î
ÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ Î Î
Î Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
Î
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎ Î
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î Î
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎ Î Î Î Î Î Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î
ÎÎÎ Î Î Î
Î Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î Î Î Î Î Î
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î
ÎÎÎ Î
Î Î Î Î Î Î Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎ Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎ Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎ Î Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î ÎÎÎ ÎÎÎÎÎ Î Î
Î Î Î
Î Î ÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
ÎÎÎÎ Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ELECTRICAL CHARACTERISTICS
(Voltages Referenced to V
SS
)
Three−State Output Leakage
Current
Total Supply Current (Notes 3 & 4)
(Dynamic plus Quiescent,
Per Package)
(C
L
= 50 pF on all outputs all
buffers switching)
Quiescent Current
(Per Package)
Input Capacitance
(V
in
= 0)
Input Current
Output Drive Current
(V
OH
= 2.5 Vdc)
(V
OH
= 4.6 Vdc)
(V
OH
= 9.5 Vdc)
(V
OH
= 13.5 Vdc)
Input Voltage
“0” Level
(V
O
= 4.5 or 0.5 Vdc)
(V
O
= 9.0 or 1.0 Vdc)
(V
O
= 13.5 or 1.5 Vdc)
Output Voltage
V
in
= V
DD
or 0
(V
OL
= 0.4 Vdc)
(V
OL
= 0.5 Vdc)
(V
OL
= 1.5 Vdc)
(V
O
= 0.5 or 4.5 Vdc)
(V
O
= 1.0 or 9.0 Vdc)
(V
O
= 1.5 or 13.5 Vdc)
V
in
= 0 or V
DD
Characteristic
“1” Level
“1” Level
“0” Level
Source
Sink
Symbol
V
OH
V
OL
I
OH
V
IH
I
DD
I
OL
C
in
V
IL
I
TL
I
in
I
T
V
DD
Vdc
5.0
10
15
5.0
10
15
5.0
10
15
5.0
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
15
15
2. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
3. The formulas given are for the typical characteristics only at 25_C.
4. To calculate total supply current at loads other than 50 pF:
I
T
(C
L
) = I
T
(50 pF) + (C
L
− 50) Vfk
where: I
T
is in
mA
(per package), C
L
in pF, V = (V
DD
− V
SS
) in volts, f in kHz is input frequency, and k = 0.004.
MC14043B, MC14044B
−
http://onsemi.com
– 3.0
– 0.64
– 1.6
– 4.2
4.95
9.95
14.95
0.64
1.6
4.2
Min
3.5
7.0
11
−
−
−
−
−
−
−
−
−
−
−
−
− 55_C
±
0.1
±
0.1
0.05
0.05
0.05
Max
1.0
2.0
4.0
1.5
3.0
4.0
−
−
−
−
−
−
−
−
−
−
−
−
−
−
– 2.4
– 0.51
– 1.3
– 3.4
4.95
9.95
14.95
0.51
1.3
3.4
Min
I
T
= (0.58
mA/kHz)
f +
I
T
= (1.15
mA/kHz)
f +
I
T
= (1.73
mA/kHz)
f +
3.5
7.0
11
−
−
−
−
−
−
−
−
−
−
−
−
±
0.00001
±
0.0001
Typ
(Note 2)
– 4.2
– 0.88
– 2.25
– 8.8
0.002
0.004
0.006
25_C
0.88
2.25
8.8
2.75
5.50
8.25
2.25
4.50
6.75
5.0
5.0
10
15
0
0
0
±
0.1
±
0.1
0.05
0.05
0.05
Max
1.0
2.0
4.0
7.5
1.5
3.0
4.0
I
DD
I
DD
I
DD
−
−
−
−
−
−
−
−
−
−
−
−
−
– 1.7
– 0.36
– 0.9
– 2.4
4.95
9.95
14.95
0.36
0.9
2.4
Min
3.5
7.0
11
−
−
−
−
−
−
−
−
−
−
−
−
125_C
±
3.0
±
1.0
0.05
0.05
0.05
Max
30
60
120
1.5
3.0
4.0
−
−
−
−
−
−
−
−
−
−
−
−
−
−
mAdc
mAdc
mAdc
mAdc
mAdc
mAdc
Unit
Vdc
Vdc
Vdc
Vdc
pF
3
MC14043B, MC14044B
Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
Î
ÎÎÎ Î Î Î Î Î
Î Î Î
Î
Î Î
ÎÎÎÎÎ Î ÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎ Î ÎÎÎ Î ÎÎ Î
Î Î Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î
Î Î
Î
Î Î Î
ÎÎÎ Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎ ÎÎ Î ÎÎ Î
Î Î Î Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎ ÎÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎ
Î
Î
Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î
Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
Î Î Î Î Î Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎ Î Î Î Î Î
Î Î Î Î Î
Î Î Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎ ÎÎÎÎ ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î Î Î Î Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎ ÎÎÎÎ Î
Î Î
Î
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
ÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎÎ
SWITCHING CHARACTERISTICS
(Note 5)
(C
L
= 50 pF, T
A
= 25_C)
Characteristic
Symbol
t
TLH
V
DD
Vdc
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
5.0
10
15
Min
Typ
(Note 6)
100
50
40
100
50
40
175
75
60
175
75
60
80
40
30
80
40
30
Max
Unit
ns
Output Rise Time
t
TLH
= (1.35 ns/pF) C
L
+ 32.5 ns
t
TLH
= (0.60 ns/pF) C
L
+ 20 ns
t
TLH
= (0.40 ns/pF) C
L
+ 20 ns
Output Fall Time
t
THL
= (1.35 ns/pF) C
L
+ 32.5 ns
t
THL
= (0.60 ns/pF) C
L
+ 20 ns
t
THL
= (0.40 ns/pF) C
L
+ 20 ns
Propagation Delay Time
t
PLH
= (0.90 ns/pF) C
L
+ 130 ns
t
PLH
= (0.36 ns/pF) C
L
+ 57 ns
t
PLH
= (0.26 ns/pF) C
L
+ 47 ns
t
PHL
= (0.90 ns/pF) C
L
+ 130 ns
t
PHL
= (0.90 ns/pF) C
L
+ 57 ns
t
PHL
= (0.26 ns/pF) C
L
+ 47 ns
−
−
−
−
−
−
−
−
−
−
−
−
200
100
80
200
100
80
350
175
120
350
175
120
−
−
−
−
−
−
t
THL
ns
t
PLH
ns
t
PHL
ns
Set, Set Pulse Width
t
W
200
100
70
200
100
70
−
−
−
ns
Reset, Reset Pulse Width
t
W
ns
Three−State Enable/Disable Delay
t
PLZ
,
t
PHZ
,
t
PZL
,
t
PZH
150
80
55
300
160
110
ns
5. The formulas given are for the typical characteristics only at 25_C.
6. Data labelled “Typ” is not to be used for design purposes but is intended as an indication of the IC’s potential performance.
AC WAVEFORMS
MC14043B
20 ns
90%
SET
10%
20 ns
RESET
50%
90%
10%
t
THL
Q
10%
t
PHL
t
TLH
90%
50%
t
PLH
t
PLH
20 ns
50%
20 ns
20 ns
V
DD
V
SS
V
DD
V
SS
V
OH
V
OL
Q
RESET
SET
50%
10%
MC14044B
20 ns
90%
20 ns
50%
t
TLH
50%
V
DD
V
SS
20 ns
90% V
DD
10%
t
THL
10%
t
PHL
V
SS
V
OH
V
OL
90%
http://onsemi.com
4
MC14043B, MC14044B
THREE−STATE ENABLE/DISABLE DELAYS
Set, Reset, Enable, and Switch Conditions for 3−State Tests
MC14043B
Test
t
PZH
t
PZL
t
PHZ
t
PLZ
Enable
S1
Open
Closed
Open
Closed
S2
Closed
Open
Closed
Open
Q
A
B
A
B
S
V
DD
V
SS
V
DD
V
SS
R
V
SS
V
DD
V
SS
V
DD
MC14044B
S
V
SS
V
DD
V
SS
V
DD
R
V
DD
V
SS
V
DD
V
SS
TO
OUTPUT
UNDER
TEST
1k
C
L
50 pF
S1
V
DD
S2
V
SS
V
DD
V
SS
t
PZH
Q
A
10%
t
PZL
Q
B
V
DD
V
OL
V
OH
10%
V
SS
ENABLE
50%
90%
t
PHZ
t
PLZ
ORDERING INFORMATION
Device
MC14043BCP
MC14043BCPG
MC14043BD
MC14043BDG
MC14043BDR2
MC14043BDR2G
MC14043BFEL
Package
PDIP−16
PDIP−16
(Pb−Free)
SOIC−16
SOIC−16
(Pb−Free)
SOIC−16
SOIC−16
(Pb−Free)
SOEIAJ−16
Shipping
†
500 Units / Rail
500 Units / Rail
48 Units / Rail
48 Units / Rail
2500 Units / Tape & Reel
2500 Units / Tape & Reel
2000 Units / Tape & Reel
MC14044BCP
MC14044BCPG
MC14044BD
MC14044BDG
MC14044BDR2
MC14044BDR2G
PDIP−16
PDIP−16
(Pb−Free)
SOIC−16
SOIC−16
(Pb−Free)
SOIC−16
SOIC−16
(Pb−Free)
500 Units / Rail
500 Units / Rail
48 Units / Rail
48 Units / Rail
2500 Units / Tape & Reel
2500 Units / Tape & Reel
†For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging
Specifications Brochure, BRD8011/D.
http://onsemi.com
5
