ADVANCE
‡
512MB (x64)
144-PIN SDRAM SODIMM
SMALL-OUTLINE
SDRAM MODULE
FEATURES
• JEDEC-standard PC100- and PC133-compliant,
144-pin, small-outline, dual in-line memory mod-
ule (SODIMM)
• Utilizes 133 MHz SDRAM components (Direct Chip
Attach)
• Unbuffered
• 512MB (64 Meg x 64) (x8 SDRAM)
• Single +3.3V ±0.3V power supply
• Fully synchronous; all signals registered on positive
edge of system clock
• Internal pipelined operation; column address can
be changed every clock cycle
• Internal SDRAM device banks for hiding row
access/precharge
• Programmable burst lengths: 1, 2, 4, 8, or full
• Auto Precharge and Auto Refresh Modes
• Self Refresh Mode: Standard and Low Power
• 64ms, 8,192-cycle refresh (7.81µs refresh interval)
• LVTTL-compatible inputs and outputs
• Serial Presence-Detect (SPD)
MT16LSDD6464(L)H
(512MB)
For the latest data sheet, please refer to the Micron Web
site:
www.micron.com/moduleds
144-Pin SODIMM (MO 190)
ADDRESS TABLE
512MB MODULE
Refresh Count
Device Banks
Device Configuration
Row Addressing
Column Addressing
ModuleBanks
8K
4 (BA0, BA1)
32 Meg x 8
8K (A0–A12)
1K (A0–A9)
2(S0#, S1#))
OPTIONS
• Self Refresh Current
Standard
Low Power*
• Package
144-pin SODIMM (gold)
• Memory Clock/CAS Latency
7.5ns (133 MHz)/ CL = 2
7.5ns (133 MHz)/ CL = 3
10ns (100 MHz)/ CL = 2
* Consult Micron for Availability
MARKING
None
L
G
-13E
-133
-10E
PART NUMBERS
PART NUMBER
1
MT16LSDD6464(L)HG-13E_
MT16LSDD6464(L)HG-133_
MT16LSDD6464(L)HG-10E_
CONFIGURATION
64 Meg x 64
64 Meg x 64
64 Meg x 64
SYSTEM BUS
SPEED
133 MHz
133 MHz
100 MHz
TIMING PARAMETERS
MODULE
MARKINGS
-13E
-133
-10E
PC100
CL -
t
RCD -
t
RP
2-2-2
2-2-2
2-2-2
PC133
CL -
t
RCD -
t
RP
2-2-2
3-3-3
NA
1. The designators for component and PCB revision are
the last two characters of each part number Consult
factory for current revision codes.
Example: MT16LSDD6464(L)HG-133B1.
64Meg x 64 SDRAM SODIMM
SDD16C64X64HG_A.fm - Rev. 8/02
1
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2002, Micron Technology Inc.
‡
PRODUCTS
AND SPECIFICATIONS DISCUSSED HEREIN ARE FOR EVALUATION AND REFERENCE PURPOSES ONLY AND ARE SUBJECT TO CHANGE BY
MICRON WITHOUT NOTICE. PRODUCTS ARE ONLY WARRANTED BY MICRON TO MEET MICRON’S PRODUCTION DATA SHEET SPECIFICATIONS.
ADVANCE
512MB (x64)
144-PIN SDRAM SODIMM
PIN ASSIGNMENT
(144-PIN SODIMM FRONT)
PIN
1
3
5
7
9
11
13
15
17
19
21
23
25
27
29
31
33
35
SYMBOL PIN
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
V
SS
DQMB0
DQMB1
V
DD
A0
A1
A2
V
SS
37
39
41
43
45
47
49
51
53
55
57
59
61
63
65
67
69
71
SYMBOL PIN SYMBOL PIN
DQ8
DQ9
DQ10
DQ11
V
DD
DQ12
DQ13
DQ14
DQ15
V
SS
NC
NC
CK0
V
DD
RAS#
WE#
S0#
S1#
73
75
77
79
81
83
85
87
89
91
93
95
97
99
101
103
105
107
NC
V
SS
NC
NC
V
DD
DQ16
DQ17
DQ18
DQ19
V
SS
DQ20
DQ21
DQ22
DQ23
V
DD
A6
A8
V
SS
109
111
113
115
117
119
121
123
125
127
129
131
133
135
137
139
141
143
SYMBOL
A9
A10
V
DD
DQMB2
DQMB3
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
SDA
V
DD
PIN ASSIGNMENT
(144-PIN SODIMM BACK)
PIN
2
4
6
8
10
12
14
16
18
20
22
24
26
28
30
32
34
36
SYMBOL
Vss
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
V
SS
DQMB4
DQMB5
V
DD
A3
A4
A5
V
SS
PIN
38
40
42
44
46
48
50
52
54
56
58
60
62
64
66
68
70
72
SYMBOL
DQ40
DQ41
DQ42
DQ43
V
DD
DQ44
DQ45
DQ46
DQ47
V
SS
NC
NC
CKE0
V
DD
CAS#
CKE1
A12
NC
PIN SYMBOL PIN
74
76
78
80
82
84
86
88
90
92
94
96
98
100
102
104
106
108
CK1
V
SS
NC
NC
V
DD
DQ48
DQ49
DQ50
DQ51
V
SS
DQ52
DQ53
DQ54
DQ55
V
DD
A7
BA0
V
SS
110
112
114
116
118
120
122
124
126
128
130
132
134
136
138
140
142
144
SYMBOL
BA1
A11
V
DD
DQMB6
DQMB7
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
SCL
V
DD
PIN LOCATIONS (144-PIN SODIMM)
FRONT VIEW
BACK VIEW
U17
U1
U2
U3
U4
U9
U10
U11
U12
U18
U15
U14
U13
U8
U7
U6
U5
J1
PIN 1
PIN 143
PIN 144
PIN 2
64Meg x 64 SDRAM SODIMM
SDD16C64X64HG_A.fm - Rev. A Pub. 8/02
2
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2002, Micron Technology Inc.
ADVANCE
512MB (x64)
144-PIN SDRAM SODIMM
PIN DESCRIPTIONS
PIN NUMBERS
65, 66, 67
61, 74
SYMBOL
RAS#, CAS#, WE#
CK0, CK1
TYPE
Input
DESCRIPTION
62, 68
CKE0, CKE1
69, 71
S0#,S1#
23, 24, 25, 26, 115, 116, 117,
118
DQMB0-DQMB7
106, 110
BA0, BA1
29, 30, 31, 32, 33, 34, 70, 103,
104, 105, 109, 111, 112
A0-A12
142
141
SCL
SDA
Command Inputs: RAS#, CAS#, and WE# (along with S#) define
the command being entered.
Input Clock: CK is driven by the system clock. All SDRAM input
signals are sampled on the positive edge of CK. CK also
increments the internal burst counter and controls the output
registers.
Input Clock Enable: CKE activates (HIGH) and deactivates (LOW) the
CK signal. Deactivating the clock provides PRECHARGE
POWER-DOWN and SELF REFRESH operation (all device banks
idle), ACTIVE POWER-DOWN (row ACTIVE in any device bank)
or CLOCK SUSPEND operation (burst access in progress). CKE is
synchronous except after the device enters power- down and
self refresh modes, where CKE becomes asynchronous until
after exiting the same mode. The input buffers, including CK,
are disabled during power-down and self refresh modes,
providing low standby power.
Input Chip Select: S# enables (registered LOW) and disables
(registered HIGH) the command decoder. All commands are
masked when S# is registered HIGH. S# is considered part of
the command code.
Input Input/Output Mask: DQMB is an input mask signal for write
accesses and an output enable signal for read accesses. Input
data is masked when DQMB is sampled HIGH during a WRITE
cycle. The output buffers are placed in a High-Z state (two-
clock latency) when DQMB is sampled HIGH during a READ
cycle.
Input Bank Address: BA0 and BA1 define to which device bank the
ACTIVE, READ, WRITE, or PRECHARGE command is being
applied.
Input Address Inputs: Provide the row address for ACTIVE
commands, and the column address and auto precharge bit
(A10) for READ/WRITE commands, to select one location out
of the memory array in the respective device bank. A10
sampled during a PRECHARGE command determines whether
the PRECHARGE applies to one device bank (A10 LOW, device
bank selected by BA0, BA1) or all device banks (A10 HIGH).
The address inputs also provide the op-code during a MODE
REGISTER SET command.
Input Serial Clock for Presence-Detect: SCL is used to synchronize the
presence-detect data transfer to and from the module.
Input/ Serial Presence-Detect Data: SDA is a bidirectional pin used to
Output transfer addresses and data into and data out of the presence-
detect portion of the module.
Note:
Pin numbers may not correlate with symbols. Refer to the Pin Assignment table for pin number and symbol informa-
tion.
64Meg x 64 SDRAM SODIMM
SDD16C64X64HG_A.fm - Rev. A Pub. 8/02
3
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2002, Micron Technology Inc.
ADVANCE
512MB (x64)
144-PIN SDRAM SODIMM
PIN DESCRIPTIONS (Continued)
PIN NUMBERS
3, 4, 5, 6, 7, 8, 9, 10, 13, 14, 15,
16, 17, 18, 19, 20, 37, 38, 39,
40, 41, 42, 43, 44, 47, 48, 49,
50, 51, 52, 53, 54, 83, 84, 85,
86, 87, 88, 89, 90, 93, 94, 95,
96, 97, 98, 99, 100, 121, 122,
123, 124, 125, 126, 127, 128,
131, 132, 133, 134, 135, 136,
137, 138
11, 12, 27, 28, 45, 46, 63,64,
81, 82, 101, 102, 113, 114, 129,
130, 143, 144
1, 2, 21, 22, 35, 36, 55, 56, 75,
76, 91, 92, 107, 108, 119, 120,
139, 140
57, 58, 59, 60, 72, 73, 77, 78,
79, 80
Note:
SYMBOL
DQ0-DQ63
TYPE
DESCRIPTION
Input/ Data I/O: Data bus.
Output
V
DD
Supply Power Supply: +3.3V ±0.3V.
V
SS
Supply Ground.
NC
–
Not Connected: These pins should be left unconnected.
Pin numbers may not correlate with symbols. Refer to the Pin Assignment table for pin number and symbol informa-
tion.
64Meg x 64 SDRAM SODIMM
SDD16C64X64HG_A.fm - Rev. A Pub. 8/02
4
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2002, Micron Technology Inc.
ADVANCE
512MB (x64)
144-PIN SDRAM SODIMM
FUNCTIONAL BLOCK DIAGRAM
S1#
S0#
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQM
DQM CS#
DQ
DQ
DQ
DQ U11
DQ
DQ
DQ
DQ
DQMB4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
CS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQM
DQM CS#
DQ
DQ
DQ
DQ
U9
DQ
DQ
DQ
DQ
U3
U1
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
CS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQM
DQM CS#
DQ
DQ
DQ
DQ
U13
DQ
DQ
DQ
DQ
DQMB5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
CS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQM
DQM CS#
DQ
DQ
DQ
DQ U12
DQ
DQ
DQ
DQ
U5
U4
DQMB2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
CS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQM
DQM CS#
DQ
DQ
DQ
DQ U15
DQ
DQ
DQ
DQ
DQMB6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB7
CS# DQM
DQ
DQ
DQ
U8
DQ
DQ
DQ
DQ
DQ
DQM CS#
DQ
DQ
DQ
U16
DQ
DQ
DQ
DQ
DQ
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
CS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQM
DQM CS#
DQ
DQ
DQ
DQ U10
DQ
DQ
DQ
DQ
CS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQM
DQM CS#
DQ
DQ
DQ
DQ
DQ
DQ
DQ
DQ
U7
U6
U14
DQMB3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
U2
RAS#
CAS#
WE#
(256MB) A0-A11
(512MB) A0-A12
BA0, BA1
CKE0
CKE1
V
DD
V
SS
20
Ω
20
Ω
20
Ω
RAS#: SDRAMs
CAS#: SDRAMs
WE#: SDRAMs
A0-A11: SDRAMs
A0-A12: SDRAMs
BA0, BA1: SDRAMs
CKE0 (U1-U8)
CKE1 (U9-U16)
SDRAMs
SDRAMs
CK0
CLK (U1, U3, U9, U11)
CLK (U4, U5, U12, U13)
CLK (U6, U7, U14, U15)
CLK (U2, U8, U10, U16)
SERIAL PD
U17
A0 A1 A2
CK1
SCL
WP
SDA
MT48LC32M8A2FB = SDRAMs for 512MB Module
Per industry standard, Micron modules utilize various
component speed grades, as referenced in the module
part numbering guide at
www.micron.com/numberguide.
NOTE:
All resistor values are 10 ohms
unless otherwise specified.
64Meg x 64 SDRAM SODIMM
SDD16C64X64HG_A.fm - Rev. A Pub. 8/02
5
Micron Technology, Inc., reserves the right to change products or specifications without notice.
©2002, Micron Technology Inc.
