3.3V PCIe Gen1–5 Clock
Generator Family
9FGL02x1/04x1/06x1/08x1
Datasheet
Description
The 9FGL02x1/04x1/06x1/08x1 devices comprise a family of 3.3V
PCIe Gen1–5 clock generators. There are 2, 4, 6 and 8 outputs
versions available and each differential output has a dedicated
OE# pin supporting PCIe CLKREQ# functionality.
Features
▪
Integrated terminations for 100Ω and 85Ω systems save 4
resistors per output
▪
112–206 mW typical power consumption (at 3.3V)
▪
V
DDIO
rail allows 35% power savings at optional 1.05V
PCIe Clocking Architectures
▪
Common Clocked (CC)
▪
Independent Reference (IR) with and without spread spectrum
(SRIS, SRNS)
(9FGL06 and 9FGL08 only)
▪
Devices contain default configuration; SMBus not required
▪
SMBus-selectable features allows optimization to customer
requirements:
Typical Applications
▪
▪
▪
▪
▪
Servers/High-Performance Computing
nVME Storage
Networking
Accelerators
Industrial Control
•
Input polarity and pull-up/pull-downs
•
Output slew rate and amplitude
•
Output impedance (33Ω, 85Ω or 100Ω) for each output
▪
▪
▪
▪
▪
▪
▪
▪
▪
Contact factory for customized default configurations
25MHz input frequency
OE# pins support PCIe CLKREQ# function
Pin-selectable SRnS 0%, CC 0% and CC/SRIS -0.5% spread
SMBus-selectable CC/SRIS -0.25% spread
Clean switching between the CC/SRIS spread settings
DIF outputs blocked until PLL is locked; clean system start-up
2 selectable SMBus addresses
Space saving packages:
Output Features
▪
2, 4, 6, or 8 100MHz PCIe output pairs
▪
One 3.3V LVCMOS REF output with Wake-On-LAN (WOL)
support
▪
See
AN-891
for easy AC-coupling to other logic families
Key Specifications
▪
▪
▪
▪
90fs RMS typical jitter (PCIe Gen5 CC)
< 50ps cycle-to-cycle jitter on differential outputs
< 50ps output-to-output skew on differential outputs
±0ppm synthesis error on differential outputs
•
•
•
•
4 × 4 mm 24-VFQFPN (9FGL02x1)
5 × 5 mm 32-VFQFPN (9FGL04x1)
5 × 5 mm 40-VFQFPN (9FGL06x1)
6 × 6 mm 48-VFQFPN (9FGL08x1)
Block Diagram
VDDA
vOE(n:0)#
XIN/CLKIN_25
n+1
VDDREF
VDDXTAL VDDDIG
VDDO/
VDDIO
REF3.3
DIFn#
DIFn
SSC
Capable
PLL
Control
Logic
X2
vSADR
^vSS_EN_tri
^CKPWRGD_PD#
SDATA_3.3
SCLK_3.3
2 to 8
outputs
DIF0#
DIF0
GNDXTAL
GNDREF
GNDDIG
GND
EPAD
©2019 Integrated Device Technology, Inc.
1
October 10, 2019
9FGL02x1/04x1/06x1/08x1 Datasheet
Contents
Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
PCIe Clocking Architectures. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Typical Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Output Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Key Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Pin Assignments. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
9FGL02x1 Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
9FGL04x1 Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
9FGL06x1 Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
9FGL08x1 Pin Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pin Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Test Loads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Alternate Terminations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
Crystal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
General SMBus Serial Interface Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
How to Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
How to Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
Package Outline Drawings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Marking Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
9FGL02 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
9FGL04 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
9FGL06 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
9FGL08 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
©2019 Integrated Device Technology, Inc.
2
October 10, 2019
9FGL02x1/04x1/06x1/08x1 Datasheet
Pin Assignments
9FGL02x1 Pin Assignment
Figure 1. Pin Assignments for 4 × 4 mm 24-VFQFPN Package – Top View
^CKPWRGD_PD#
^vSS_EN_tri
GNDXTAL
VDD3.3
VDD3.3
24 23 22 21 20 19
XIN/CLKIN_25 1
X2 2
VDDXTAL3.3 3
vSADR/REF3.3 4
GNDREF 5
GNDDIG 6
7
VDDDIG3.3
vOE1#
GND
9FGL0241C
9FGL0251C
EPAD is GND
8
SCLK_3.3
18 DIF1#
17 DIF1
16 VDDA3.3
15 GNDA
14 DIF0#
13 DIF0
vOE0#
9 10 11 12
SDATA_3.3
GND
24-VFQFPN, 4 x 4 mm, 0.5mm pitch
^ prefix indicates internal 120kOhm pull-up resistor
v prefix indicates internal 120kOhm pull-down resistor
^v prefix indicates internal 120kOhm pull-up and pull-down resistors
©2019 Integrated Device Technology, Inc.
3
October 10, 2019
9FGL02x1/04x1/06x1/08x1 Datasheet
9FGL04x1 Pin Assignment
Figure 2. Pin Assignments for 5 × 5 mm 32-VFQFPN Package – Top View
^CKPWRGD_PD#
^vSS_EN_tri
32 31 30 29 28 27 26 25
GNDXTAL 1
XIN/CLKIN_25 2
X2 3
VDDXTAL3.3 4
VDDREF3.3 5
vSADR/REF3.3 6
GNDREF 7
GNDDIG 8
9 10 11 12 13 14 15 16
VDDDIG3.3
SDATA_3.3
SCLK_3.3
DIF0
VDDO3.3
vOE0#
DIF0#
GND
VDDO3.3
vOE3#
DIF3#
DIF3
GND
GND
24 vOE2#
23 DIF2#
9FGL0441C
9FGL0451C
EPAD is GND
22 DIF2
21 VDDA3.3
20 GNDA
19 DIF1#
18 DIF1
17 vOE1#
32-VFQFPN, 5 x 5 mm, 0.5mm pitch
^ prefix indicates internal 120kOhm pull-up resistor
v prefix indicates internal 120kOhm pull-down resistor
^v prefix indicates internal 120kOhm pull-up and pull-down resistors
©2019 Integrated Device Technology, Inc.
4
October 10, 2019
9FGL02x1/04x1/06x1/08x1 Datasheet
9FGL06x1 Pin Assignment
Figure 3. Pin Assignments for 5 × 5 mm 40-VFQFPN Package – Top View
^CKPWRGD_PD#
40 39 38 37 36 35 34 33 32 31
^vSS_EN_tri
1
XIN/CLKIN_25
2
X2
3
VDDXTAL3.3
4
VDDREF3.3
5
vSADR/REF3.3
6
NC
7
GNDDIG
8
SCLK_3.3
9
SDATA_3.3
10
11 12 13 14 15 16 17 18 19 20
VDDIO
VDDDIG3.3
VDD3.3
VDDIO
DIF0
DIF1
DIF0#
vOE0#
DIF1#
NC
VDD3.3
VDDIO
VDDIO
vOE5#
vOE4#
DIF5#
DIF4#
DIF5
DIF4
30
vOE3#
29
DIF3#
28
DIF3
27
VDDIO
26
VDDA3.3
25
NC
24
vOE2#
23
DIF2#
22
DIF2
21
vOE1#
9FGL0641C
9FGL0651C
EPAD is GND
40-VFQFPN, 5 x 5 mm, 0.4mm pitch
^ prefix indicates internal 120kOhm pull-up resistor
v prefix indicates internal 120kOhm pull-down resistor
^v prefix indicates internal 120kOhm pull-up and pull-down resistors
©2019 Integrated Device Technology, Inc.
5
October 10, 2019
