高密度等离子体化学气相淀积(HDP CVD)工艺随着半导体技术的飞速发展，单个芯片上所能承载的晶体管数量以惊人的速度增长，与此同时，半导体制造商们出于节约成本的需要迫切地希望单个晶圆上能够容纳更多的芯片。这种趋势推动了半导体器件特征尺寸的显著减小，相应地也对芯片制造工艺提出了更高的要求，其中一个具有挑战性的难题就是绝缘介质在各个薄膜层之间均匀无孔的填充，以提供充分有效的隔离保护，包括浅槽隔离(Shallow-Trench-Isolation)，金属前绝缘层(Pre-Metal-Dielectric)，金属层间绝缘层(Inter-Metal-Dielectric)等等。本文所介绍的高密度等离子体化学气相淀积(HDP CVD)工艺自20 世纪90 年代中期开始被先进的芯片工厂采用以来，以其卓越的填孔能力、稳定的淀积质量、可靠的电学特性等诸多优点而迅速成为0.25 微米以下先进工艺的主流。图1 所示即为在超大规模集成电路中HDP CVD 工艺的典型应用。