充分利用有限冲击响应数字滤波器（Finite Impulse Response digital filter ，FIR）系数的对称特性，借助于MATLAB语言和现场可编程门阵列（FPGA）实现了一种高效的低通滤波器。设计过程中通过简化的VHDL语言编写程序，实现了加减乘法运算，使用优化的CSD编码技术缩短了乘法器的运算时间，采用FPGA滤波器芯片和QuartusⅡ软件搭建仿真电路、用Matlab软件进行理论验证。实验结果基本符合理论值，验证了此种滤波器的实现方法简单，计算速度快，节省硬件资源，抗干扰能力强，灵活，性能优于传统的FIR滤波器。