在设计数字模拟混合信号线路的时候，工程师需要对数字部分的逻辑关系和模拟部分的模拟量进行测试，从而分析数字逻辑关系和模拟量。传统的方法是利用示波器或者逻辑分析仪来测试，普通示波器同时只能测试一两路信号，这对于分析系统逻辑关系是不够的，而逻辑分析仪可以同时进行多路的数字信号分析，但是其价格昂贵。为解决这个问题，笔者设计了这个装置，通过友好的图形界面及图形化编程语言控制仪器的运行，完成对被测试量韵采集、分析、判断、显示、存储及数据生成。该系统可以作为数字模拟混合电路测试和验证的工具，用来观察时序波形、数字电路功能验证和模拟量的测试。该装置成本低廉，仪器的通用性强，在普通逻辑分析仪中占很大比重的控制、显示、指示等功能由PC完成。从而使该系统具有高性能、低成本、简便的使用和扩展功能简单等优势。 FPGA(Field Programmable Gate Array)现场可编程门阵列含有大量的逻辑资源，可以实现大规模的时序和组合逻辑应用。而且具有编程灵活、上市时间短和可重复编程等特点。在本设计中应用FPGA要优于使用ASIC。