FPGA有限状态机模拟I^2C总线设计-FPGA/CPLD相关资料下载-EEWORLD下载中心

FPGA有限状态机模拟I^2C总线设计rar

1星发布者: 论文帝

2013-07-01 | 1积分 | 198.67KB | 1 次下载

文档简介

标签： FPGA 有限状态机模拟I2C总线

摘　要:以I^2C总线协议为根据。用有限状态（FSM：Finite State Machine）设计了基于FPGA的I^2C初始化程序模块。主要内容包括简述I^2C总线的特点；介绍用FPGA中FSM开发I^2C总线模块时的设计思想和实现过程；给出并解释了部分用Verilog HDL 描述I^2C总线初始化SAA7111和SAA7121的程序，最后在QuartusⅡ中进行了I^2C总线主从模式下的时序仿真和用其内嵌逻辑软分析仪SignalTapⅡ完成了硬件调试。[第一段]

加载更多

推荐下载

                        伪随机码发生器的VHDL实现随着通信理论的发展

                        单片机与CPLD在LED控制器的应用与实现

                        基于FPGA的数字稳定校正单元的实现

                        易于FPGA实现的最优移相PWM控制策略

                        VERIOLG学习

                        CPLD-FPGA结构与原理.pdf

                        Verilog语言中wire与reg的区别以及inout使用

                        这些是verilog的开发实例,仅供参考.实例1

                        基于EasyARM1138的人机交互界面实验

                        USB2．0接口IP核的开发与设计

                        基于FPGA的RFID板级标签设计与实现

                        基于FPGA 的嵌入式指纹采集系统

                        icc_vG-2012.06-SP2_common学习

                        1 前大灯可以随意打开和关闭；2 当汽车左转弯的时候

                        基于FPGA的多路光电编码器数据采集系统

                        这个是华清远见 高级班 培训的 实验 代码

                        xilinx Advance HDL设计(套装).

                        verilog参考资料

                        无线通信中阻塞率的仿真

                        用FPGA实现SDRAM的操作

                        VHDL语言设计数字电路

                        Quartus下的RS（5

                        高速数据采集系统中精确时标的CPLD实现方法

                        基于FPGA的高速数据存储系统中FIFO控制的设计

                        硬件描述言语例子程序

                        Verilog HDL语言的定义、特点及相关历史Verilog HDL语言的

                        这是一个完整的pwm ip 核

                        xilinx HDL Coding艺术技巧

                        一个4*4矩阵键盘的VERILOG接口程序设计（FPGA）

                        Lattice_dlcable连接电路

精选文集