2019年03月19日 | 技术文章—如何提升存储器良率

数据是人们生活中不可或缺的重要组成部分。受制于容量限制，人们往往需要定期地从设备上删除“无用的”文件以释放存储空间。然而，许多人并没有定期清理文件的习惯，这消耗了大量存储空间，并在更大程度上增加了人们对存储的需求。存储器的两种主要形式是 NAND flash 和DRAM。其中，DRAM是动态的、易变的，存取速度非常快，这使它非常适合于在短时间内存储数据。相反，NAND flash 是非易失的，这意味着它具有良好的保存能力，并且可以较好地用于人们对长期的低成本存储要求。随着电子消费市场需求的不断增加，更高的速度、更高的密度和更低的生产成本已经成为这两种存储类型的主要目标。

如果说降低成本是半导体产业不断向前发展的最大动力之一，那么如何提升和保持高良率则是每一种新工艺和新产品从试产到大规模量产后所要面临的最严峻考验。在这种情况下，工艺和设备的控制技术及量测和检测等技术对于良率提升非常重要。本文从工艺控制、设备监控和在线检测及其遇到的困难与挑战方面重点讨论了如何保持和维持高水准的良率，并在此基础上给出了对未来的展望。

先进存储器的快速发展，伴随而来的是器件结构、材料、图案形成技术等都要发生或大或小的改变。更小的特征尺寸和高集成度也带来了许多物理缺陷，致使芯片生产商面临着良率偏低和产品功能性失效的问题。

据报道，2018年初才推出的QLC NAND产品正遭遇良率问题，此类产品的良率据称普遍不足50%。考虑到由此带来的次品充斥市场等影响，预计2019年上半年，3D QLC芯片的低良率可能会影响到整个市场，进一步搅乱存储芯片的市场价格。无独有偶，去年下半年Intel发布的首款消费级QLC固态硬盘660p，采用全新主控制器及64层堆叠技术，目前也遇到了同样的问题，良率只有48%，也就是说产品过半数要报废掉。相比之下，其64层TLC闪存良率已经达到了90%以上。

先进的3D NAND存储器面临的低良率问题，非常易于理解，如图1所示。给出了3D NAND器件的典型结构，其中与堆叠相关的电容结构的制造涉及到了几种最重要的关键工艺。另外，对于先进的DRAM器件，其存储节点电容也具有类似的结构。很明显，与平面器件不同，垂直集成放宽了对3D NAND 器件的光刻要求，取而代之的是将最复杂的工艺挑战转移到沉积和刻蚀上。尽管其工艺尺寸没有缩小，但3D NAND 中的每个新节点都会把器件带到更高的垂直堆叠层数，给制造工艺也提出了许多独特的工艺控制要求，使之不断地给良率提升带来巨大的挑战。

图1典型的3D NAND结构示意图（来源：https://semiengineering.com/ ）

对于3D NAND而言，首当其冲的第一大挑战便是几十层甚至上百层薄膜堆叠材料的生长。每家芯片生产商都有其独特的技术，使用不同的工艺和材料也就顺理成章了。例如，三星堆叠结构采用的是交替生长的氮化硅和二氧化硅层，而其他厂商可能采取氧化物和多晶硅的交替生长方式。不管具体的工艺如何，随着更多层数的重复进行，面临的共同挑战是在高产量下如何生长具有精确厚度和良好均匀性的薄膜，否则在堆叠结构生长过程中，极易出现应力和缺陷控制问题，而且堆叠层在应力作用下往往会发生弯曲或翘曲现象，这会直接影响后续多重曝光时的垂直套刻的精度。另外，薄膜的厚度、均匀性、重复性也会严重影响存储单元有源区的性能和后续光刻和刻蚀工艺的一致性和匹配程度。由此可见，成功实现薄膜堆叠层沉积的关键在于严格控制每一层薄膜的应力并确保良好的工艺一致性，这是保持产品高良率的决定性因素。

除此之外，沟道孔的刻蚀及字线图形形成期间形貌的变异性及缺陷，字线金属填充时出现的各种缺陷问题，以及在接触孔和阶梯间连接时极易发生的短路现象等，都给3D NAND的工艺控制带来了许多不同于平面器件的新型挑战，进而将直接影响到器件的良率上。如图2给出了几个典型示例。

图2 3D NAND器件HAR结构面临的主要挑战（来源：LAM）

DRAM面临的挑战包括存储节点电容形貌的变异性和缺陷、位线缺陷以及缩小特征尺寸而采用多重曝光技术导致的光刻对准偏差等，图3中给出了一个典型的结构示意图。改进这些工艺需要在开发阶段就克服缺陷、CD偏差、对准偏差和形貌控制等方面的挑战，就能实时同步检测生产工艺以尽早发现各种问题，而不是等到工艺结束后再来寻找发生问题的原因。有些挑战已经有非常明确的工艺控制和解决方案，而还有些挑战则仍处于开发验证阶段。在这些复杂的存储结构中，解决这些问题需要采用多种监控方法。

图3 DRAM器件HAR结构示意图（来源：RSC）

当涉及到颗粒缺陷时，最好从一开始就能避免它们。在之后的图案化步骤中，颗粒会转化为影响良率的致命缺陷，如桥接和开路，在图4中给出了一些常见的典型缺陷类型。最大限制地控制和避免缺陷对于HAR电容结构来说至关重要，特别是在3D NAND器件制造过程中，因为它的交替薄膜生长工艺过程包含了许多层材料的持续无间断的堆叠。清洁的工艺设备不会允许任何粒子掉入堆叠的薄膜中，因此，确保加工设备的清洁水平是避免掩埋型颗粒缺陷的非常好的方法。无图案的晶圆检测可以通过高采样率的形式来监控关键设备的腔室，以快速发现任何颗粒相关的问题。然而，还有一些缺陷由于形成机制的缘故，有可能只是在带有图案化的晶圆片上才会表现出来，这在具体的产品上经常能够看到。因此，全面的设备监控策略还应该包括对具有图案化的晶圆进行充分的采样，而不能仅仅通过无图案化的检测来判断。

图4 一些典型的缺陷类型（来源：SPIE）

全面的设备监控策略的另一个重要方面是设备的腔体监控。这里提供一个常见的例子：单个刻蚀设备内以及设备之间的温度、工艺参数、刻蚀速率等重要表征参数都需要良好匹配，才能有助于在晶片上实现非常均匀的刻蚀形貌，确保不同设备间沟道孔形状的高度一致性。这种均匀性对于HAR结构的微米级深度刻蚀尤其重要，因为要达成严格的埃级精度要求。腔体的温度监控可以在设备上通过设定软件自动进行，以便能够把当前收集到的数据与基准数据进行比较，并在检测到异常或偏移时能够快速发现问题并加以及时地修正。

为了使设备监控能够有效工作，加工设备的工艺条件应尽可能地接近实际的生产环境。必然注意的是，温度监控应该在“等离子体开启”的刻蚀条件下进行，无图案化的监控则应基于与产品相一致的真实薄膜堆叠结构。由于产品的工艺集成方案往往极其复杂，设备的监控策略往往还需要与其他检测方法相搭配，例如采用在线的手段对晶圆的关键特征进行高灵敏度检查和测量。

具有HAR结构的存储器产品，需要对晶圆表面及其下方检测到的不同类型的颗粒或缺陷进行相应的处理。

如果在HAR结构中发现掩埋型缺陷怎么办？通常检查可以在工艺的多个步骤中完成，以便能够在源头处便发现缺陷。然而，在3D NAND 中，沟道孔刻蚀之前的薄膜堆叠结构是在一个工艺步骤中完成的，没有机会暂停工艺进行检查。如上面所讨论的，在理想情况下，工艺工程师可以通过保持非常干净的设备来避免掩埋型颗粒缺陷，但是有时候也会在工艺过程中发生与工艺集成相关的缺陷，导致其很难控制。图5中给出了两种典型的情况，前者在牺牲层材料去除后形成，这有可能从腐蚀液中引入，也有可能设备受到了粘污。不管如何，它对后续工艺造成的直接影响是金属栅电极无法顺利地生长，导致字线发生断路现象。显然，这将直接影响到器件的电学性能、可靠性及良率，而且如果无法及时的发现缺陷的来源，往往还可能导致更多的产品受到污染。

图5 3D NAND器件中的两种典型掩埋型缺陷（来源：SPIE）

很多时候，无法通过单纯的设备维护来发现掩埋型缺陷问题，这促使半导体产业界不断寻求可用于掩埋型缺陷检测的可替代性的在线无损检查方法。当前，一些较为简单的检测问题已经得到非常好的解决，例如在交替薄膜生长过程中出现的掩埋型缺陷，由于其可以改变周围环境并在顶部表面引起扰动，而能够通过高灵敏度的晶圆检测设备来表征。对于圆形沟道孔，这种扰动可能导致CD变化约10％，给良率带来非常明显的影响。另一种解决掩埋型缺陷的检查方法是使用晶片的破坏性回刻蚀来暴露工艺问题，例如刻蚀不足之类的缺陷，然后再在高灵敏度的设备上进行缺陷检查。

与此同时，经过多年的探索与发展，工艺工程师们还采用了各种基于计量学的在线控制手段，来研究诸如刻蚀形貌、套刻对准和工艺窗口之类的图案化形成时出现的问题。对于3D NAND和DRAM器件，光学散射测量的方法对HAR结构仅能提供非常有限的信息，而像TEM这样的破坏性实验室技术则是目前揭示完整图形形貌的唯一方法。目前学术界和工业界还没有发明和制造出能够完整的准确表征HAR形貌的非破坏性快速测量方法，例如对沟道孔或存储节点电容的制造工艺过程进行测量。

由此可见，HAR结构中掩埋型缺陷对保证高吞吐量的生产工艺的直接检测提出了严峻挑战。值得庆幸的是，将高光谱成像与工业级光学检测设备相结合，通过衍射辅助的等离子体共振机制的检测方法，能够稳定的识别HAR结构某一深度处的掩埋型缺陷。这种新型方法，其检测深度是传统光学方法趋肤深度的十倍左右，相关结果目前已经在实验上得到了证明，如图6所示。

图6 新型检测方法能够及时发现掩埋型缺陷（来源：Nature）

所有这些测量手段都会在后台创造无数的数据信息流，而工厂在此之前必须建立一个智能数据分析系统，以便能够对收集到的数据进行具体分析，及时发现工艺过程中遇到的问题，制订正确的解决方案，确保良率能够保持在较高水平。

3D NAND和DRAM继续向前发展，随着堆叠层数的增加，特征图形不断缩小。此外，将NAND的容量，成本和非易失性与DRAM中的更高速度相结合的需求，导致了许多新的形式的内存存储器的开发。这些新型存储器包括相变存储器（PCM），铁电RAM（FeRAM），自旋转移扭矩磁阻RAM（STT-MRAM），阻变RAM（RRAM或ReRAM）等。

新的存储器件涉及到大量的新材料，其从单纯的Si基向磁性材料、相变材料、阻变材料和铁电材料等方向发展的趋势，相应的需要开发全新的制造工艺，特别是核心存储单元的构建对传统的半导体制造技术提出了巨大的挑战。随着存储技术的进一步发展，新型非易失存储技术有望引发存储层级变革。采用新型非易失存储技术构建高速、高密度、高可靠性和低成本的储存型内存（SCM），是存储技术的发展趋势。各种新型非易失存储技术等的成熟，有望取代或部分取代传统的易失性存储器SRAM和DRAM。

随着新技术在先进节点的不断发展，以及与新型存储器类型相关的新工艺流程，芯片制造商需要不断调整自己的工艺控制策略，以继续发展和生产先进的存储器件，满足日益增长的消费电子需求。

随着3D NAND逐渐成为存储器领域的主流技术，其发展过程中所遇到的种种挑战为实现持续的技术创新带来了良好的机遇，也对当前的工艺控制、设备监控、在线检测技术等提出了严峻的挑战。

在这篇文章中，我在介绍了与工艺控制和设备监控有关的内容后，花费大量篇幅讨论了当前HAR电容结构中遇到的掩埋型缺陷在线检测的问题。显然，当前众多的检测手段还无法满足先进存储器快速发展提出的要求，还需要进行不断的创新，提高检测设备的灵敏度，最终能够为各类器件结构、先进设计和工艺技术提供关键参数的检测，特别是要能够以在线监控的方式实现对HAR电容结构中掩埋型缺陷的无损检测，以便为晶圆级检测提供快速的缺陷表征手段，同时也能为产品批次特有的缺陷表征提供有价值的参考，如能够较为准确的识别缺陷发生的源头，判断是前层引起的工艺问题还是其他因素导致的。

当前的检测技术主要是依靠数学算法并通过光学对比的方法来对特征图形进行各种表征，这使其很难借鉴过去平面器件的经验对三维存储器进行有效的检测。随着技术的快速发展，许多设备制造商与良率提升服务商，都在持续地在对工艺控制中的检测、量测与数据分析等方法进行改进与优化，以试图将其广泛运用到整个半导体生产制造中，帮助识别工艺问题并做出修正。

可以预料的是，在不久的将来，大数据和机器学习必将大量地应用到新型的工艺设备与检测设备中。通过借鉴以往的经验和数据，可以使设备不做比对就能进行快速的判断，有望为更多先进存储器的不同工艺过程和特征图形的检测与分析提供高灵敏度的在线监测，以便及时发现各种工艺问题和缺陷，用最短的时间将新投产的产品提高到可以大规模生产的阶段，确保产品工艺水平的持续提升，以更快的速度完成高良率的生产目标。

作者的话：本文重点讨论了与HAR电容结构紧密相关的工艺控制、设备监控和在线监测难题，并在此基础上给出了较为详尽的分析，然而由于众所周知的原因，我不得不把大量的技术细节有关的内容屏蔽掉。另外，尽管其他方面的内容也非常重要，却超出了一篇技术类文章所能承载的范围与能力。如果你对先进器件制造技术、工艺与集成、新型器件及与其密切相关的材料与设备技术非常感兴趣，并乐于指出我在文中的不当表述，或想进行更多的补充，或期望与我进行更进一步的讨论，请在后台留言或评论。