2019年08月23日 | STM32单片机（五）-寄存器地址理解和控制LED闪烁

芯片：stm32f103zet6

1、存储单元一般应具有存储数据和读写数据的功能,一般以8位二进制作为一个存储单元,也就是一个字节.每个单元有一个地址,是一个整数编码,可以表示为二进制整数。

2、stm32是32位单片机，说明基本的寄存器是32位的，4字节。内存地址需要4位

3、基址也就是基础地址，最开始的地址，这个查看芯片手册，是人家规定的。

4、偏移，即偏移地址，一般是正整数，也是增加的数字。比如基址是10，偏移是4，地址就是10+4=14.

下面STM32F10xxx中内置外设的起始地址。

每个外设的起始地址就是，每个外设的基址了，当然这个基址也可以再分解为基址和偏移地址。

比如，GPIOB的起始地址是0X4001 0C00，可以分解为

片上外设基地址：0x40000000    GPIO都挂载到APB2总线：APB2偏移：0x10000，RCC在APB2总线的偏移是 0x0C00

GPIOB外设上有什么寄存器呢？ 

看看其中的CRL寄存器，偏移是0x00 。如果要找GPIOB的CRL寄存器，则起始地址0X4001 0C00+偏移0x00

ODR偏移是0x0C，如果要找GPIOB的ODR寄存器，则起始地址0X4001 0C00+偏移0x0C

 来，用用吧。

我就让我的开发板的一个LED闪烁。

电路是这样的

现在要让GPIOB0输出低电平，灯亮，高电平，灯灭。

stm32使用一个外设得使能相应的时钟，即RCC。

我现在要使用GPIOB0，首先使能GPIOB的时钟，时钟也是寄存器控制的啊，查上面的地址表，RCC的基址是

0x40021000，使能GPIOB的时钟，它是由RCC_APB2ENR控制的，因为挂在APB2总线上。偏移是0x18

则RCC_APB2ENR地址：0x40021000+0x18=0x40021018

再设置GPIOB的IO模式，CRL寄存器控制。（CRL控制低8位引脚IO的模式，CRH控制高八位IO的模式，四位控制一个io的模式，一个寄存器控制8个引脚，共32位，一个寄存器）

 设置GPIOB的电平高低，ODR寄存器控制（直接对相应的引脚，写入1或者0就行，1，高电平，0，低电平）

 工程文件结构：起始文件，头文件，源文件

/*  片上外设基地址  */

#define PERIPH_BASE              ((unsigned int)0x40000000)

/*  总线基地址，GPIO都挂载到APB2上 */

#define APB2PERIPH_BASE (PERIPH_BASE + 0x10000)

/*  GPIOB外设基地址  */

#define GPIOB_BASE (APB2PERIPH_BASE + 0x0C00)

/*  GPIOB寄存器地址，强制转换成指针  */

#define GPIOB_CRL *(unsigned int*) (GPIOB_BASE+0x00)

#define GPIOB_CRH *(unsigned int*) (GPIOB_BASE+0x04)

#define GPIOB_IDR *(unsigned int*) (GPIOB_BASE+0x08)

#define GPIOB_ODR *(unsigned int*) (GPIOB_BASE+0x0C)

#define GPIOB_BSRR *(unsigned int*) (GPIOB_BASE+0x10)

#define GPIOB_BRR *(unsigned int*) (GPIOB_BASE+0x14)

#define GPIOB_LCKR *(unsigned int*) (GPIOB_BASE+0x18)

/*  RCC外设基地址   */

#define RCC_BASE (0x40021000  +  0x1000) 

/* RCC的AHB1时钟使能寄存器地址，强制转换成指针  */

#define RCC_APB2ENR     *(unsigned int*)(RCC_BASE+0x18)

SystemInit()是为了骗过启动文件，这里应该配置时钟树，下次再讲。 对于那些逻辑运算不懂，看前面的stm32编程要点。

#include "stm32f1.h"

void SystemInit()

{

}

void delay(int t)

{

int i;

for( ;t>0; t--)

for(i=0;i<2000;i++);

}

int main(void)

{

RCC_APB2ENR |= (1<<3);

//清空控制PB0的端口

GPIOB_CRL &= ~(0x0F<<(4*0)); 

//配置PB0为通用推挽输出，速度为50M

GPIOB_CRL |= (0x03<<(4*0));

while(1)

{

GPIOB_ODR =0x00;

delay(1000);

GPIOB_ODR =0x01;

delay(1000);

}

}

现在我们怎么算这个偏移呢，我也是理解了好一会，只能说C语言还不够。

有了首地址  0x4002 3830  

也可以直接加偏移量，用宏定义。

在正点原子中，利用的是，结构体的内存对齐原则

**内存对齐，对齐规则是按照成员的声明顺序，依次安排内存，其偏移量为成员大小的整数倍，0看做任何成员的整数倍，最后结构体的大小为最大成员的整数倍**可以参考下面两篇文章。

https://blog.csdn.net/shi2huang/article/details/80290192

https://blog.csdn.net/weixin_40853073/article/details/81451792

好好理解 变量的地址，值，内存，之间的关系。很容易懵。下面会具体举例

再来理解  结构体  RCC_TypeDef 

因为每个寄存器变量都是32位的值，4个字节，所以占4个内存地址

所以每个变量代表的地址偏移量都是4的倍数，例如

typedef struct

{

  __IO uint32_t CR;            /*!< RCC clock control register,                                  Address offset: 0x00 */

  __IO uint32_t PLLCFGR;       /*!< RCC PLL configuration register,                              Address offset: 0x04 */

  __IO uint32_t CFGR;          /*!< RCC clock configuration register,                            Address offset: 0x08 */

  __IO uint32_t CIR;           /*!< RCC clock interrupt register,                                Address offset: 0x0C */

  __IO uint32_t AHB1RSTR;      /*!< RCC AHB1 peripheral reset register,                          Address offset: 0x10 */

  __IO uint32_t AHB2RSTR;      /*!< RCC AHB2 peripheral reset register,                          Address offset: 0x14 */

  __IO uint32_t AHB3RSTR;      /*!< RCC AHB3 peripheral reset register,                          Address offset: 0x18 */

  uint32_t      RESERVED0;     /*!< Reserved, 0x1C                                                                    */

  __IO uint32_t APB1RSTR;      /*!< RCC APB1 peripheral reset register,                          Address offset: 0x20 */

  __IO uint32_t APB2RSTR;      /*!< RCC APB2 peripheral reset register,                          Address offset: 0x24 */

  uint32_t      RESERVED1[2];  /*!< Reserved, 0x28-0x2C                                                               */

  __IO uint32_t AHB1ENR;       /*!< RCC AHB1 peripheral clock register,                          Address offset: 0x30 */

  __IO uint32_t AHB2ENR;       /*!< RCC AHB2 peripheral clock register,                          Address offset: 0x34 */

  __IO uint32_t AHB3ENR;       /*!< RCC AHB3 peripheral clock register,                          Address offset: 0x38 */

  uint32_t      RESERVED2;     /*!< Reserved, 0x3C                                                                    */

  __IO uint32_t APB1ENR;       /*!< RCC APB1 peripheral clock enable register,                   Address offset: 0x40 */

  __IO uint32_t APB2ENR;       /*!< RCC APB2 peripheral clock enable register,                   Address offset: 0x44 */

  uint32_t      RESERVED3[2];  /*!< Reserved, 0x48-0x4C                                                               */

  __IO uint32_t AHB1LPENR;     /*!< RCC AHB1 peripheral clock enable in low power mode register, Address offset: 0x50 */

  __IO uint32_t AHB2LPENR;     /*!< RCC AHB2 peripheral clock enable in low power mode register, Address offset: 0x54 */

  __IO uint32_t AHB3LPENR;     /*!< RCC AHB3 peripheral clock enable in low power mode register, Address offset: 0x58 */

  uint32_t      RESERVED4;     /*!< Reserved, 0x5C                                                                    */

  __IO uint32_t APB1LPENR;     /*!< RCC APB1 peripheral clock enable in low power mode register, Address offset: 0x60 */

  __IO uint32_t APB2LPENR;     /*!< RCC APB2 peripheral clock enable in low power mode register, Address offset: 0x64 */

  uint32_t      RESERVED5[2];  /*!< Reserved, 0x68-0x6C                                                               */

  __IO uint32_t BDCR;          /*!< RCC Backup domain control register,                          Address offset: 0x70 */

  __IO uint32_t CSR;           /*!< RCC clock control & status register,                         Address offset: 0x74 */

  uint32_t      RESERVED6[2];  /*!< Reserved, 0x78-0x7C                                                               */

  __IO uint32_t SSCGR;         /*!< RCC spread spectrum clock generation register,               Address offset: 0x80 */

  __IO uint32_t PLLI2SCFGR;    /*!< RCC PLLI2S configuration register,                           Address offset: 0x84 */

  __IO uint32_t PLLSAICFGR;    /*!< RCC PLLSAI configuration register,                           Address offset: 0x88 */

  __IO uint32_t DCKCFGR;       /*!< RCC Dedicated Clocks configuration register,                 Address offset: 0x8C */