历史上的今天
今天是:2024年11月19日(星期二)
2019年11月19日 | USB3.0电气能参数测试
2019-11-19 来源:eefocus
USB3.0是双总线架构,在USB2.0的基础上增加了超高速(Super Speed)总线部分。超高速总线的信号速率达到5Gbps,采用8B/10B编码,全双工方式工作,最大支持的电缆长度达3米。USB3.0的总线架构如图1所示。
图1.USB3.0的双总线架构
USB3.0的电缆和连接器结构和信号定义如图2所示。
图2.USB3.0连接器和电缆的信号定义

图3.USB3.0巧妙的连接器设计
USB3.0未来与USB2.0兼容,连接器的设计是非常巧妙的,标准连接器(如图3左边部分所示),可以插到USB2.0的标准连接器上,USB2.0的电缆也可以插入USB3.0的标准连接器上,它内部是超高速总线(5根,Tx和Rx各2根与中间的地线),外部是通用的USB2.0信号(Power,D+,D-,GND)。类型B连接器不能插入USB2.0类型B连接器上,但是USB2.0的类型B连接器可以插入USB3.0的类型B连接器上。
USB3.0的电气性能测试分为源测试、电缆连接器测试、接收器测试三组。下面介绍源测试,后面再分别介绍电缆连接器测试和接收器测试。
USB3.0针对超高速部分的测试与以前的测试方法有较大的不同,参考图3。
1、示波器的测试点在一致性电缆(compliance cable)和一致性电路板(compliance board)之后的TP1处。而以前的测试是在发送端的连接器处(如USB2.0)。
一致性通道可以使用实际的电缆和电路板,也可以使用软件处理的方式,即:把一致性通道的S参数导入到后处理软件里,软件做卷积,得出一致性通道之后的波形。
2、后处理需要使用CTLE均衡器,在均衡器后观察和分析眼图及其参数。
3、需要连续测量1M个UI(单位间隔)。
4、需要计算基于10e-12误码率的DJ,RJ和TJ。这要使用基于双狄拉克模型的浴盆曲线,具体参考抖动成分分解的介绍。


图3.源测试方法和指标要求
源端测试需要的一致性码型定义如下表所示。
对应的测试项目和使用的码型如下表所示。实际测试时,这些码型可以通过软件配置产生,也可以通过信号发生器产生码型激励源端的RX通道产生。

安捷伦的方案如下图所示。方案包括:
1、12GHz或以上示波器91204A
2、U7242A USB3.0测试夹具
3、U7243A USB3.0一致性测试软件
安捷伦方案的特点如下:
1、AUX OUT通道可作为码型发生器由U7243A控制产生码型,产生的码型激励被测件发测试码型;
2、自动1M UI数据测试,自动设置引导,自动示波器测试设置,自动报告产生等全自动化测试方案;
3、可以使用USB3.0 SigTest时钟恢复算法进行测试,保证与SigTest测试的兼容性;
4、支持测试通道S参数嵌入功能(可随方案附送S参数文件);
5、支持CTLE均衡算法功能。等等

图4.安捷伦USB3.0源端测试解决方案
上一篇:电源完整性测试
下一篇:噪声系数的含义和测量方法
史海拾趣
|
Protel99SE精彩教程 此教程采用的样板软件是PROTEL99SE汉化版,对于学习PROTEL99SE很有用~99SE是PROTEL家族中目前最稳定的版本,功能强大。采用了*.DDB数据库格式保存文件,所有同一工程相关的SCH、PCB等文件都可以在同一*.DDB数据库中并存,非常 ...… 查看全部问答> |
|
和初学者说说我学单片机的经过(ZT) 第一次知道"单片机"这三个字,那是1997年.那时我还在读中专,疯狂的在自学电子,这三个字是从 < <电子报> > 上看到的,但当时对单片机没一点认识,电子方面也是一片空白,所以单片机到底是何物,就 ...… 查看全部问答> |
|
要做一个基于AD9851的信号发生电路,初定指标是频率1Hz~30M,已经是高频了,电压为5V。 最关键的是芯片产生信号后,要进行滤波,电压放大,以及功率放大 不知道选择哪款的运放比较合适,是否需要进行级联? 恳请论坛里有模电或者高频经验的高手 ...… 查看全部问答> |
|
Super servers address all of these issues. Rather than have each service accept connections on its own thread, services.exe spins one thread on system startup and listens on a number of sockets, up to 64, for services that request ...… 查看全部问答> |
|
做的一个简单的cla电路,综合后得到电路网表。然后使用write -hierarchy -output cla.db 和write -format Verilog -hierarchy -output cla.v 保存了综合后的网表。但是用pt读后:read_db cla.db 这个说No-Design were read和read_verilog cla.v 这 ...… 查看全部问答> |
|
MSP430如何直接用IAR烧写D43文件,用MSP430 USB型仿真器直接通过IAR建工程烧写IAR编译生成的.D43结尾的文件,方便用于生产使用,不用给原代码,防止工程师原代码泄露,方便实用 [ 本帖最后由 kingheimer 于 2013-3-5 12:59 编辑 ]… 查看全部问答> |




