2020年05月20日 | 可重构架构技术将飞向太空

2020-05-20 来源：EEWORLD

如今，技术的进步使得低轨飞行越来越容易商用化。赛灵思太空产品系统架构师Minal Sawant表示，航天行业的主要挑战之一是用于各种项目的体系结构，多任务的灵活架构平台是如今的一个挑战。“在太空中学习和处理数据是项全新技术，我们将看到向未来这一领域将引入机器学习（ML）技术。” ML用于科学分析，对象检测和图像分类，提高处理效率将减少在轨和地面作业的等待时间。

这类技术需要可靠的组件，但也需要考虑尺寸，重量和功率和成本（SWaP）。赛灵思日前推出了20nm耐辐射（RT）Kintex UltraScale XQRKU060 FPGA，该FPGA为在轨产品提供了可重配置功能，DSP的数量增加了10倍，从而提高了所有轨道和深空处理的吞吐量和带宽。

该产品旨在缓解单事件影响（SEE），可在低地球轨道（LEO），中地球轨道（MEO），地球同步和深空轨道以及深空飞行任务中使用。

该公司表示，它具有2760个UltraScale DSP Slice，并提供多达1.6 TeraMAC的信号处理计算能力，与上一代产品相比增长了10倍以上。为了满足增加的带宽，有32个高速收发器（SerDes），可运行高达12.5Gbps，提供400Gbps的总带宽。FPGA提供5.7 INT8 TOPS性能，与上一代产品相比，它的深度学习性能提高了近25倍。

轨道上的重新配置，实时的机载处理和ML加速将允许卫星实时更新，按需提供视频并实时计算。随着协议和应用程序的变化，FPGA的自适应计算架构允许在发射前和在轨期间进行无限制的在轨重新配置。

对于ML开发，TensorFlow和PyTorch框架的工具支持FPGA，以实现神经网络推理加速，以进行空间中的实时机载处理。

40mm x 40mm的陶瓷封装能够承受发射期间的振动以及轨道上的辐射效应。

为了适应较长的设计周期，Sawant解释说，可以在认证之前创建原型并将其包含在电路板布局中，然后用合格的部件替换以加快设计周期，从而将设计周期由原来的5到6年减少到2到3年。

使用该公司的Vivado Design Suite编程重新设计的路由架构可以解决常见的行业瓶颈，显著消除路由拥塞，可实现90％的负载下性能不降低。该公司的Vitis统一软件平台还可用于支持三重模块化冗余（TMR）的MicroBlaze软处理器上的嵌入式软件开发。未来的扩展将增加对Vitis AI的支持，Vitis AI是在赛灵思AI推理的统一软件平台。

从2020年9月起，赛灵思将提供符合MIL-PRF-38535认证的B级和Y级空间级产品，目前已提供产品原型。

可重构 FPGA 机器学习

上一篇:Microchip推出用于AI边缘推理的PolarFire FPGA开发套件

下一篇:Teledyne e2v高速数据转换平台可与Xilinx最新FPGA器件完美相融