历史上的今天
今天是：2025年05月22日（星期四）
2020年05月22日 | Teledyne e2v高速数据转换平台可与Xilinx最新FPGA器件完美相融
2020-05-22 来源：EEWORLD
为了辅助Xilinx热门产品20nm Kintex UltraScale KU060 FPGA，Teledyne-e2v现在可提供高度优化的多通道模数转换器（ADC）和数模转换器（DAC）解决方案。它们有各种不同等级类别可供选择，最高级别是高可靠性耐辐射的宇航级，适用于卫星通信、地球观测、导航和科学任务。
每个新的数据转换器都可以通过其集成的ESIstream高速串行接口协议和与其相对应的FPGA进行交互操作，该协议已针对KU060系列进行了修改。在支持12.5Gbps数据速率的情况下，ESIstream在提高数据效率和缩短串行链路延迟水平方面提供了业界领先的操作参数。另外，它支持多个通道和多个设备的同步。
尽管ESIstream最初是由Teledyne-e2v工程师开发的，但该公司并不打算使其成为专有协议。相反，Teledyne-e2v的目标是鼓励在高性能的FPGA系统设计中广泛应用ESIstream，这样可以支持更高的采样率，同时将固件开销保持在最低程度。ESIstream是免许可证提供的，客户可以下载相关代码，然后对其进行修改，以满足自己的特定需求（如增强冗余机制等）。
Teledyne e2v数据转换平台与KU060 FPGA系列配合使用的可行性已经过全面测试。Teledyne e2v工程师使用Xilinx生态系统另一重要合作伙伴Alphadata的ADA-SDEV-KIT2评估板，使用8条ESIstream线路进行了该测试。
Teledyne e2v Semiconductors的FPGA接口产品应用工程师Stéphane Breysse解释说："现代高密度硬件部署的空间有限，这意味着需要减少分配给串行接口的可编程逻辑结构的面积。正因为这个原因，ESIstream IP是我们整个数据转换产品系列中一项非常有价值的技术。它能够实现更大程度的优化，并更好地利用可用的可编程逻辑资源，同时也实现了极高的可靠性。"
史海拾趣
|
数字集成电路设计入门 --从HDL到版图 于敦山 北大微电子学系 ?介绍Verilog HDL,内容包括： –Verilog应用 –Verilog语言的构成元素 –结构级描述及仿真 –行为级描述及仿真 –延时的特点及说明 –介绍Verilog testbench ?激励和控制和描 ...… 查看全部问答＞ |
|
在EVC下GetWindowsDirectory（）函数的 用法 我在在EVC下调用GetWindowsDirectory（）函数为什么为什么会产生如下两个错误： G:\\VCproject\\Test00\\Test00Dlg.cpp(67) : error C2039: \'GetCurrentDirectory\' : is not a member of \'`global namespace\'\' G:\\VCproject\\Test00\\Test0 ...… 查看全部问答＞ |
|
#pragma code_seg( [\"section-name\" [, \"section-class\"] ] ) 它能够设置程序中函数代码存放的代码段，当我们开发驱动程序的时候就会使用到它。 请问：#pragma code_seg(\"INIT\") 是什么 ...… 查看全部问答＞ |
|
FPGA/CPLD工程师—高级培训班 >>> 课程目标 通过本期培训使学员不但能够精通FPGA/CPLD软硬件设计，精通基于实时通信系统的流水线设计、乒乓操作设计等重要设计方法和技巧，而且能够掌握软件无线电设计精髓，能够独立的利用FPGA开 ...… 查看全部问答＞ |
|
大家知道LED照明灯的寿命取决于电容的寿命，而现实用很多产品的光衰很严重，实际使用寿命远远低于电容的寿命，这是为何？温度对LED的使用寿命到底有多大？一切理想的状态下，LED灯珠的寿命又是多少？ 就举个例子，这个是3014的曲线图，当温度在4 ...… 查看全部问答＞ |
|
初学MCU，看了很多做法，感觉还是不理想。因为主任务的处理要求很高。 实在比较心疼MCU的宝贵资源。 不知道利用定时器和IO中断组合实现有什么问题。 如下： 1、初始化：关闭TIM中断，启开IO按键中断 2、按键中断到来：关闭自身IO中断， ...… 查看全部问答＞ |