2021年01月26日 | ARM硬件设计三----各种引脚

2021-01-26 来源：eefocus

JTAG/ICE端口引脚

在带IEEE1149标准的JTAG/ICE端口的任何ARM处理器中，TDI,TDO,TMS和TCK是最少的引脚。除TDO引脚外的其他所有引脚内部均有大约10KR的上拉电阻。

这些引脚用来访问ARM内核的ICE以进行调试。ATX40X系列在数字I/O单元不具有边界扫描特性，因此在此系列中JTAG的边界扫描特性不能使用。

PIO引脚

1.复用引脚

大多数的I/O引脚复用为一个或两个内部设备。这些引脚的大多数在PIO模式重新安排状态，举例来说，对于P21/TXD/NTR1示例来说，不受内部设备驱动。其他一些引脚像地址线A20-A23在外围模式有他们自己的安排状态，举例来说，受EBI驱动。如果这些引脚复位后由不由外围设备驱动，他们作为通用I/O引脚。

未使用的引脚不用连接但为了避免一些外部异常信号导致的不必要行为和/或内部震荡导致的额外电流损耗，通常考虑在初始化代码中设置这些未使用的引脚为输出模式。这些I/O线在嵌入式微控制器中没有上拉或下拉电阻。

2.单一功能的PIO引脚

单一功能的PIO引脚不和任何内部设备复用的I/O引脚。缺省状态，所有I/O引脚在复位后在输入模式。未使用的I/O引脚可以不连接，但要在初始化代码中设置为输出模式。这些I/O线在嵌入式微控制器中没有上拉或下拉电阻。

NRST输入引脚

NRST引脚用于主系统复位。它为低时复位所有内部设备寄存器，ARM内核的程序计数器和JTAG/ICE端口。在系统引导时他采样BMS和NTRI引脚。NRST必须被保持到提供给微控制器的电源稳定和依照外部振荡器的启动时间。

在释放NRST引脚前必须保持0电平至少10个时钟周期以便能够正确的采样BMS和NTRI引脚。

复位期间采样的引脚

1.引导模式选择引脚(BMS)

P25/BMS输入引脚在NRST引脚的上升沿采样。这个引脚使ARM7TDMI内核从他的内部闪存，或连接到EBI的片选0(NCS0)的一个或多个闪存开始读取指令。一旦BMS引脚在复位期间被采样完毕并且处理器正确初始化，P25/BMS引脚能够作为通用I/O引脚。

依赖于BMS引脚的电平，能够选择引导用存储器数据总线宽度的选择，8位或16位。具体请参见数据手册。

2.三态输入引脚

为了调试的方便，AT91X40X系列提供了一个三态模式。这能够从目标板连接仿真探头到应用板。在三态模式，所有AT91X40X系列微控制器的输出驱动引脚均被禁止。对于基于闪存的AT91FR40X系列微控制器，三态模式使编程器像对待ATMEL闪存一样对待微控制器。

当用户不使用AT91系列的三态模式时，在复位期间NTRI引脚必须通过一个400KR的电阻上拉。注意，NTRI引脚复用为I/O线P21和USART1的TXD1引脚。如果此引脚连接到一个内部包含400KR电阻的标准RS232驱动器，则不需要上拉电阻。详细参见RS232驱动器。

ARM 硬件设计引脚

上一篇:ARM硬件设计一 —— 电源和时钟

下一篇:ARM硬件设计四 - EBI总线