2021年09月22日 | 为破局而生，完全基于机器学习的EDA工具——Cerebrus来了！

当机器学习遇见EDA，会碰撞出怎样的火花？近日，Cadence推出的首款完全基于机器学习的EDA工具——Cerebrus^TM Intelligent Chip Explorer给出了答案。Cerebrus在拉丁语中是大脑的意思，顾名思义，Cadence希望通过与人工智能的结合，让EDA工具实现类似于人脑的功能，从而扩展数字芯片设计流程并使之自动化。
 
Cadence 数字与签核事业部产品工程资深群总监刘淼介绍，通过采用独特的机器学习（ML）技术，Cerebrus 和 Cadence RTL-to-signoff 流程联合，能够提供高达10倍的生产力，将设计实现功耗、 性能和面积（PPA）结果提高20%，这样的性能提升对芯片设计厂商而言，无疑是个天大的好消息。
 
半导体行业正在经历一场复兴

“当今芯片设计市场的格局是振奋人心的，”经常与客户打交道的刘淼感触特别深，以前一直四平八稳发展的半导体行业，正在经历一场复兴，5G、自动驾驶、超大规模计算和工业物联网等都在强劲增长，这些趋势的背后是人工智能（AI）和机器学习（ML）的应用。新应用需要更强计算、更多功能、更快数据传输速度的芯片，而更好性能的芯片又能带来更强的应用，两者相辅相成相互作用，且永无止境。

这就对芯片开发人员提出了更为艰巨的挑战：即芯片的开发进程必须更快、更智能。尽管设计技术在过去几十年变得更加复杂，但是基本的芯片设计流程仍然类似。所以相比之下，当今最大的设计挑战是行业缺乏熟练的工程师，而现有的工程人员已经在超负荷工作，这影响了公司将新产品推向市场的能力，这时需要借助更有力的支持来跟上市场的需求。
 
为设计自动化而生的EDA
 

而如何满足不断发展市场需求，一直以来是EDA厂商努力的方向。从最初60年代的完全自定义布局，到后来标准单元库和原理图网表的自动实现，到RTL综合，再到之后的自动化布局与布线，EDA的每一步发展，都大大增加了计算能力，并支持了更大、更复杂的设计。当今的芯片规模无疑是最具挑战性的，为此Cerebrus应运而生，并带来显而易见的优势：

 
Cerebrus三部曲之1：解决芯片设计的“温饱”

做出芯片是最基本的，尤其是是在缺人的情况下，刘淼生动地将其形容为芯片设计的“温饱问题”。Cerebrus通过与 Genus™ Synthesis Solution综合解决方案、Innovus™Implementation System设计实现系统、Tempus™Timing Signoff Solution时序签核解决方案各个工具平台无缝集成合作，可以提供业界最先进的基于机器学习的数字全流程，从综合到实现和签核，让一个工程师同时为多个区块自动优化完整的 RTL-to-GDS 流程，提高整个设计团队的工作效率。此外，通过机器学习模型复用，Cerebrus还允许将设计学习经验自动应用于未来的设计，缩短获得更好结果的时间。
 
 

 
众所周知，经验在芯片设计流程中特别重要，有经验的资深工程师面对问题时，因为对芯片设计和工具有充分的了解，可以知道如何去调试、解决、平衡功耗、性能、面积的关系等等。而这对不太资深的工程师是个很严峻的挑战，通过增强的机器学习，Cerebrus能够快速找到工程师可能不会尝试或探索的流程解决方案，与手动开发相比，可以实现高达10倍的工程生产力提升、20%的PPA结果改进，即使是经验并不是很丰富的工程师，也能得到一个相对不错的设计结果。
 
实际案例也确实如此，刘淼介绍，某客户多名工程师数月实现的芯片，1名工程师通过Cerebrus自动改进5纳米制程移动CPU的PPA， 仅在10天内，芯片性能就有了一个显著的提升，无论性能、漏电功耗、总功耗和密度，都得到了不同程度的改善。

 
Cerebrus三部曲之2：实现芯片设计的“小康”

如果说芯片做出来是“温饱问题”，那么怎样让芯片做的更好就是要解决“小康问题”，刘淼继续说到，布局优化是芯片设计的关键因素，资深工程师在这方面也需要花费很大的精力，布局的好坏直接影响芯片的性能。而Cerebrus能够同时实现自动布局规划优化与实现流程，帮助工程师做各种各样的探索，从而达到最优解。

 
Cerebrus三部曲之3：芯片设计的最终目标“共同富裕”

如何把芯片做的非常好，这就是“共同富裕”的目标，刘淼强调，无论内核工具还是Cerebrus，人都是无可替代的。一方面，Cerebrus需要基于人的经验去学习，另一方面，Cerebrus更聚焦在80%的工作上，还有20%的更有价值的工作是机器没法实现的，还需要人来达成，不断追求更好的芯片设计目标。

“在此之前，没有一种自动化的方式可以帮助设计团队来重复利用过去积累的设计知识，每个新项目都要花费过多的时间进行再次经验学习，这也会影响项目的盈利空间。”Cadence公司资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士说，“Cerebrus 的面世标志着 EDA 行业迎来了一场颠覆性的革新，以机器学习为核心的数字芯片设计工具将让工程团队有更多机会在项目中发挥更大的影响力，因为他们可以告别重复性的手动流程。随着行业继续向先进工艺节点发展，设计规模和复杂性不断增加，Cerebrus 可以帮助设计人员更有效地实现 PPA 目标。”


客户说

据介绍，Cerebrus 已被瑞萨电子和三星代工厂使用，缩短了 5nm 和 3nm 芯片的开发时间。
 
瑞萨电子共享研发EDA部门数字设计技术部总监Satoshi Shibatani表示：“ 为最大化且有效地采用最新工艺节点打造创新设计，我们的工程团队需要持续更新所应用的数字设计实现流程。设计流程的自动优化，对于更高效的产品开发至关重要。Cerebrus凭借其创新的ML能力，搭载Cadence的RTL-to-signoff工具流程，带来了自动化流程优化和布局规划优化，将设计性能提高10%以上。鉴于项目的成功经验，我们将在最新设计项目的开发中采用这一全新流程。 ”
 
三星代工厂设计技术副总裁Sangyun Kim也表示：“ 随着三星代工厂不断部署最先进的制程节点，确保设计技术协同优化（DTCO）计划的效率变得异常重要。我们一直在寻找创新的方法，以在芯片实现中获得PPA的超越。作为我们与Cadence长期合作伙伴关系的一部分，三星代工厂已在多个应用中采用了Cerebrus以及Cadence的数字设计实现流程。我们观察到，在一些最关键的模块上，仅用短短几天时间便使得功耗降低超过8%，而过去通过人工操作需要数月才能实现 。此外，我们正在使用Cerebrus进行自动布局规划电源分配网络选型，这使最终设计时序提高50%以上。由于Cerebrus和数字化实现流程提供了更卓越的PPA结果和显著的生产力提升，该解决方案已成为我们DTCO计划的宝贵补充。”