2022年10月28日 | 【JZ2440笔记】系统时钟设置

一、前言

JZ2440开发板上的外部晶振是12MHz的，开发板一上电时S3C2440的系统时钟为12MHz，但是S3C2440最高系统时钟可以跑到400MHz，为了发挥CPU更高的性能，需要将外部晶振输入的12MHz时钟通过芯片内部的锁相环电路进行倍频，然后获得400MHz的系统时钟，使得CPU指令执行速度变快，同时也相应提升HCLK和PCLK总线的速度。

二、实验目标

将S3C2440的FCLK系统时钟从12MHz提升到400MHz，HCLK提升到100MHz、PCLK提升到50MHz。运行LED闪烁程序。

三、S3C2440的时钟体系

1、时钟体系

时钟模块框图如下：

S3C2440A 中的时钟控制逻辑可以产生必须的时钟信号，包括 CPU 的 FCLK，AHB 总线外设的 HCLK 以及APB 总线外设的 PCLK。S3C2440A 包含两个锁相环（PLL）：一个提供给 FCLK、HCLK 和 PCLK，另一个专用于USB 模块（48MHz）。时钟控制逻辑可以不使用 PLL 来减慢时钟，并且可以由软件连接或断开各外设模块的时钟以降低功耗。

2、锁相环

PLL（锁相环）方框图如下：

输入时钟Fin就是指的外部晶振12MHz的时钟，P、M和S是要配置的三个分频参数，会有专门的寄存器设置，然后MPLL或者UPLL就是经过倍频后的时钟了。但是PLL（锁相环）不可能将12MHz的输入时钟瞬间变为400MHz的时钟输出，从PLL开始工作到正常输出有一段时间需要等待，这段时间为多长也可以人为设置，在这段时间内由于时钟是不稳定的，所以PLL模块在这段时间内关断了时钟的输出，CPU也停止运行，等到时钟稳定了PLL再输出，CPU然后继续运行。如下图所示：

外部晶振的输入时钟经过MPLL的倍频后输出的时钟直接供给FCLK使用，也是ARM920T的工作时钟。由于基本的外设跑不到400MHz那么高的时钟，所以FCLK会经过HDIVN和PDIVN两个分频器，将时钟进行分频（降速）供HCLK和PCLK用。HCLK速度一般比PCLK跑的更快，因为FCLK 是提供给 ARM920T 的时钟。HCLK 是提供给用于 ARM920T，存储器控制器，中断控制器，LCD 控制器，DMA 和 USB 主机模块的 AHB总线的时钟。PCLK 是提供给用于外设如 WDT，IIS，I2C，PWM 定时器，MMC/SD 接口，ADC，UART，GPIO，RTC 和SPI 的 APB 总线的时钟。

3、时钟设置

为了获得想要的HCLK和PCLK时钟，有以下的一些分频设置：

我们选择1:4:8的分频配置，所以要设置HDIVN为2，PDIVN为1。

芯片手册上还提了以下两个注意点：

（1）应当谨慎设置 CLKDIVN，不要使其超过 HCLK 和 PCLK 的最小值。

（2）如果 HDIVN 不为 0，CPU 总线模式应该使用以下指令使其从快总线模式改变为异步总线模式（S3C2440不支持同步总线模式）。

MMU_SetAsyncBusMode

MRC p15, 0, r0, c1, c0, 0

ORR r0, r0, #R1_nF:OR:R1_iA

MCR p15, 0, r0, c1, c0, 0

以下就是一些寄存器的配置了：

LOCKTIME就是PLL（锁相环）的锁定时间设置了，默认值就行。U_LTIME和M_LTIME也都使用默认值。UPLLCON是设置USB时钟的，这里我们用不上不用管。就设置MPLLCON就行了，MPLLCON就是设置MDIV、PDIV和SDIV这三个参数。有如下的公式。

Mpll = ( 2 × m × Fin ) / ( p × 2 s )

m = ( MDIV + 8 ), p = ( PDIV + 2 ), s = SDIV

这里Fin是12000000，要得到Mpll为400000000，合理范围内取三个参数就行了。有以下的参考频率设置。

这里我们选择92，1，1的分频搭配，正好可以得到400MHz的FCLK时钟。

有了FCLK时钟，接下来要配置HCLK和PCLK。有如下的寄存器可以配置：

CLKDIVN寄存器中设置HDIVN为2，PDIVN为1。CAMDIVN寄存器由于默认为0，就不去设置了。

说了半天其实就设置两个寄存器而已。

四、代码编写

代码分为以下几个文件：

watchDog.S：启动文件。

main.c：运行LED闪烁程序。

Makefile：编译代码。

各个文件内容分别如下：

watchDog.S

@******************************************************************************

@ File：watchDog.S

@ 功能：掌握看门狗和时钟功能的相关设置

@******************************************************************************       

.text

.global _start

_start:

ldr     r0, =0x53000000     @ WATCHDOG寄存器地址

            mov     r1, #0x0                     

            str     r1, [r0]            @ 写入0，禁止WATCHDOG，否则CPU会不断重启

@ CLKDIVN(0X4C000014)=0X5,tFCLK:tHCLK:tPCLK=1:4:8

ldr r0,=0x4c000014

ldr r1,=0x5

str r1,[r0]

@ 设置CPU工作在异步模式

    mrc p15,0,r0,c1,c0,0 

    orr r0,r0,#0xc0000000   //R1_nF:OR:R1_iA 

    mcr p15,0,r0,c1,c0,0 

@ 设置MPLLCON(0X4C000004)=(92<<12)|(1|4)|(1<<0)

    @ m=MDIV+8=92+8=100

    @ P=PDIV+2=1+2=3

    @ S=SDIV=1

    @ FCLK=2*M*Fin/(P*2^S)=2*100*12/(3*2^1)=400m

ldr r0,=0x4c000004

ldr r1,=(92<<12)|(1<<4)|(1<<0)

str r1,[r0]

   @ 一旦设置PLL，就会锁定lock time直到PLL输出稳定

   @ 然后CPU工作于新的频率FCLK

ldr sp, = 1024 * 4 @因为要使用C语言，所以设置堆栈

bl main @跳转到main函数执行

halt_loop:

b halt_loop @死循环原地跳转

main.c

#define GPFCON (*(volatile unsigned long *)0x56000050)

#define GPFDAT (*(volatile unsigned long *)0x56000054)

void wait(volatile unsigned long dly)

{

for(; dly > 0; dly--);

}

int main()

{

GPFCON = 0x00001500;  //将GPF4、GPF5、GPF6设置为输出模式

while(1)

{

GPFDAT = 0x00000000;  //亮灯

wait(30000);

GPFDAT = 0x00000070;  //灭灯

wait(30000);

}

while(1);

return 0;

}

Makefile

watchDog.bin : watchDog.S  main.c

#汇编程序生成目标文件

arm-linux-gcc -g -c -o watchDog.o watchDog.S

#C程序生成目标文件

arm-linux-gcc -g -c -o main.o main.c

#将两个目标文件生成bin文件

arm-linux-ld -Ttext 0x0000000 -g  watchDog.o main.o -o watchDog_elf

arm-linux-objcopy -O binary -S watchDog_elf watchDog.bin

#输出反汇编

arm-linux-objdump -D -m arm  watchDog_elf > watchDog.dis

clean:

#删除bin和中间文件

rm -f watchDog.dis watchDog.bin watchDog_elf *.o

linux下执行make命令，将生成的bin文件烧写到开发板的NandFlash上，开机选择Nand启动，可以看到LED闪烁的现象，而且闪烁的速度明显快于未设置时钟倍频时的速度。

五、实验总结

通过该实验熟悉了S3C2440的时钟体系，大体上分为FCLK，HCLK，PCLK和UCLK，明白了各个时钟总线的运行时钟是如何得到的，掌握了时钟设置的原理和方法。