便携式产品的单芯化成为趋势

市场需求和技术支撑组成了便携式产品走向全面单芯化的双重推动力。用于便携式产品的SoC正在大规模地包容包括ADC和PLL在内的模拟电路，单芯化设计有助于减少元件数量、芯片占板面积、BOM以及芯片功耗等。

集众多数字和模拟技术与一身的手机芯片是单芯化设计趋势的一个缩影。一个集成了基带、RF收发器、SRAM和PMU的SoC就几乎组成一个完整的手机芯片方案。TI、英飞凌、NXP和高通已经陆续推出了多个面向2G、2.5G和3G的单芯片方案。

即便是作为手机附属功能，Wi-Fi和AM/FM接收器的单芯片也已经面世。9月Broadcom公司采用65纳米CMOS工艺率先制造出802.11n单芯片方案BCM4322。Silicon Laboratories在今年3月推出了单芯片的AM/FM接收器Si473x系列，大幅度减少了芯片体积和元器件数，随后又在最近率先在Si4734/35芯片中增加了短波接受的能力。Si473x用CMOS工艺把DSP与射频集成在单芯片上，DSP用作解码RDS（Radio Data System），一个8位MCU作为控制单元。Si473x因为采用了内置DSP的数字低中频架构，从而实现一些传统模拟架构产品无法做到的功能，例如：频段内完全自动化的数字调谐能力，包含1kHz步进频率和可选择式通道带宽滤波器。

但是混合了数字/模拟信号的SoC正在面临生产工艺上的进退维谷。生产数字电路的CMOS工艺已经从90nm 过度到65nm，并且正在向45nm前进。随着生产工艺的提高，数字电路的驱动电压已经降到1V以下，通过降低驱动电压，能够降低功耗，这在便携式产品领域是大势所趋。虽然模拟电路也在向130nm和90nm的工艺发展，驱动电压一路从2.5V降到1.8V，甚至是1.2V/1V。但是模拟电路驱动电压越低，电路越难驱动，尤其是运算发大器一旦降到1V以下，工作的稳定性就难以保障。

业界已经提出几种设计混合信号电路的方法，包括：数/模芯片分离，模拟工艺分离法和改变模拟芯片架构的新的模拟技术。数/模芯片分离法将模拟和数字的电路分离，并通过SiP的方法封装在一起，ADI公司去年10月推出一款WiMax芯片组，将同样采用180nm制造的ADC/DAC和RF收发器集成，基带处理器采用90nm工艺生产。新的模拟芯片架构是将目前基于电压的运算和控制的方法转向基于时间的处理，TI已经采用类似的DRP（数字射频处理）技术设计出集成基带和RF收发器的手机单芯片。除了TI，包括英飞凌在内的其他几家公司都在将单芯片的制造工艺推向65nm甚至45nm。