中国区首发 Cadence推晶体管级电源签收方案Voltus-Fi

    去年11月份，Cadence针对电源的签收收敛推出了Voltus IC电源完整性解决方案，作为一款电源签收（signoff）方案，它致力于从模块及IP层面为IC 电源在调试、验证、IR下降、金属导线电迁移、补偿漏电等方面提供准确、高效的分析与技术。自问世以来至今，赢得了良好的市场反响。正如Cadence公司的芯片签收与验证部门产品营销总监Jerry Zhao所说，“Voltus IC的市场情况非常好，一些公司已经在使用，还有一些公司正在进行使用前的评估。如果客户要买这种产品，那么起码要评估一个季度。而我们这个Tool才出来两个季度。所以现在在中国的话反响非常非常好。”

    然而，IC电源签收的挑战不仅仅来自模块、线路层面，晶体管级的电迁移和电流电阻压降分析(EMIR)也成为制约电源性能与功耗的重大挑战。今年8月份，Cadence又推出了针对晶体管层面的电源签收解决方案Voltus-Fi。作为用于模拟部分的电源解决方案，Voltus-Fi可作为针对数字部分签收的Voltus IC电源完整性解决方案的补充，二者配合为IC电源完整性分析和签收提供自模块层面到晶体管级的全面的解决方案。

   
    Voltus-Fi与Voltus相互配合，为IC电源完整性分析和签收提供自模块层面到晶体管级的全面的解决方案

    Brite(灿芯半导体)发言人在Cadence 2014年使用者大会上为观众介绍Voltus IC使用实例与体验

    然而，在微观层面，实际情况是复杂且多变的，据Jerry Zhao介绍，晶体管级电源签收面临诸多挑战：

    EM分析方面，狭窄的金属导线上的高密度电流会因为电迁移（EM）毁坏导线，EM分析解决方案需要计算每一条导线（接点）上的电流并与EM规则进行对比。IR分析方面，流经金属导线（电阻性）的电流会产生压降，IR分析解决方案需要计算各设备的IR压降并显示实际电压值。晶体管级EMIR方面，布局后要模拟大型RC，还要方便在模拟设计流程（GUI）中使用，最终需要和Voltus数字设计部分形成统一解决方案：模块+晶体管全芯片SoC。而基于这些挑战，Voltus-Fi做出了如下突破：提供模拟或定制模块层功耗计算，晶体管级EMIR电源完整性分析，降低EMIR对设计收敛的影响，并且在物理层进行优化。

    晶体管级电源签收在EM分析与IR分析方面的挑战

    在精度方面，Voltus-Fi获得晶圆厂在电源签收中SPICE级精度的认证，能够满足台积电16nm FinFET的工艺规格，其采用Cadence获得专利的基于电压迭代方法用以实现更小的内存占用、更快的运行速度和更高的准确度。

    另外，Voltus-Fi属于高度集成的方案：集成于Cadence Virtuoso® 平台，利用了Cadence Quantus™ QRC寄生参数提取方案中的晶体管级寄生参数提取功能、Cadence Spectre® APS和Spectre® XPS的晶体管级仿真功能、以及最后在真实版图上可快速分析、调试排除故障和优化的EMIR结果可视化功能。

    据悉，这次Voltus-Fi在中国首发并不属偶然，Cadence中国区销售副总裁兼中国区总经理刘国军先生(James Liu)说：“现在的中国市场对Cadence公司来讲的重要性越来越大，空前的重要”。“我觉得这个与国家的进步是有关的，中国的一些公司做的产品确实在国际上很领先，这些产品在中国被设计生产，那么你要发布的产品当然要离你的客户近。电子产品拼的就是silicon，而亚太区，作为整个这个行业来讲，对silicon的消耗量已经达到了全球的第一”。Jerry Zhao补充道。