瑞萨使用AI工具加速芯片验证流程

随着使用需求的激增和客户需求的增加，硬件设计正迅速变得复杂。市场趋势的快速变化，以及对电动汽车等技术的更多关注，决定了对高效电源管理和高性能处理的需求。 随着 SoC 设计尺寸和复杂性的增加，验证吞吐量仍然是一个瓶颈。 添加更多 CPU 内核并并行运行更多测试并不能充分扩展。 所有这些都增加了验证工程师在验证此类复杂设计时的压力。

验证永远不会完成；到时间就结束了。其目标是在时间用完之前使验证过程收敛。 每个人都希望看到关键指标收敛于目标，并在严格的成本和时间限制内实现。 想象一下坐在驾驶舱内，向黑匣子输入数据，等待奇迹发生。人工智能和机器学习 (AI/ML) 如何帮助我们更快地进行回归、帮助节省调试时间、实现验证覆盖目标以及管理资源和资金——换句话说，我们如何才能使用 AI/ML 来提高验证效率？

半导体设计的先驱瑞萨电子正面临着类似的挑战。 市场压力和严格的流片时间表促使他们寻找一种方法来优化仿真回归并在整个产品开发过程中加速设计验证过程。 他们希望降低风险、尽早发现尽可能多的错误、能够快速调试并满足最终用户的需求。

瑞萨开始探索 Cadence Xcelium 机器学习应用程序。 此应用使用机器学习技术并优化模拟回归以生成精简的回归。 然后使用这种优化的回归来重现与原始回归几乎相同的覆盖范围，并通过模拟现有随机测试平台可能出现的极端情况来快速找到设计错误。

Renesas 取得了优异的成绩，节省了 66% 的完整随机验证回归周期。 这大大节省了资源、成本和时间。 Xcelium ML App 帮助他们实现了 2.2 倍的压缩和 100% 的覆盖率。 此外，当对一阶导数使用 ML 回归时，瑞萨实现了 3.6 倍效率减少，100%的覆盖率。

ML 回归运行 (1168) = 1/3 原始回归运行 (3774)。 这帮助他们以 30% 的速度领先于曲线并满足了上市时间需求。

除了使用 Xcelium ML 应用程序节省资源和时间并加速覆盖收敛外，他们还评估了 Cadence 的 Verisium AI 驱动验证平台，包括三个 Verisium 应用程序，将验证效率提高了 6 倍。 Renesas 能够节省约 27 个工作小时。

瑞萨评估了以下应用：

Verisium AutoTriage，这是一种基于 ML 的自动故障分类。 它会自动对由于相同的潜在错误失败的测试进行分组。 Renesas 发现分类工作减少了 70%，转化为 3.3 倍的效率提升。

Verisium SemanticDiff 帮助 Renesas 比传统差异工具更有效地快速识别故障原因。 SemanticDiff 的结果侧重于上下文，因此提供了对差异的连贯分析。 否则，对于任何工程师来说，查看 diff 命令的日志文件并逐行查看都是很麻烦的。 使用此应用程序，用户可以大幅减少调试时间并显着提高效率。

Verisium WaveMiner 帮助高效识别差异点，用户可以在其中可视化 PASS 和 FAIL 情况之间的波形差异，方便验证者比较通过/未通过的波形/源代码。 Renesas 的调试时间减少了 89% – 97%，实现了 9 倍的效率提升。

Cadence 的 Verisium 平台和 Xcelium ML App 共同提供了一套应用程序，利用 AI/ML 来优化验证工作负载，提高覆盖率，并加速复杂 SoC 上设计错误的根本原因分析。 Renesas 利用 AI 平台将其验证效率提高了 10 倍。