是德科技PCIe建模和仿真设计工具

是德科技公司(Keysight Technologies)推出了 PCIe 系统设计工具，这是先进设计系统(ADS) 产品套件中的一款新产品，它支持基于高速高频数字设计行业标准的仿真工作流程。

PCle 系统设计器是一个智能设计环境，用于对最新的外围组件互连(PCIe) Gen5 和 Gen6 系统进行建模和仿真。是德科技还通过向现有Chiplet PHY Designer 工具添加新功能来改进其电子设计自动化(EDA) 平台，以估计Chiplet芯片到芯片的链路裕度性能和电压传递函数(VTF) 合规性测量。

PCIe 因其高速数据传输能力、可扩展性和适应性而成为电子行业各个领域中通用且必不

可少的接口标准。其应用范围从日常消费电子产品到高性能计算和关键基础设施系统中

的专用应用。

复杂的 PCIe 设计支持多链路和多通道系统，这些系统涉及RootComplex和End-Point之间的复杂分析设置，有时还会包含中间通道中继器。设计人员花费大量时间来准备容易出错的模拟。模拟通常缺乏特定于供应商的算法建模接口(AMI)模拟模型，而这些模型在设计周期的早期阶段是设计空间探索所必需的。设计人员还需要确保他们的原型设计在硬件制造之前通过合规性测试。

PCIe 系统设计器使用智能设计环境自动设置多链路、多通道和多级(PAM4) PCIe 系统。它简化了模拟设置并缩短了首次洞察时间。PCIe AMI 建模器支持 NRZ 和 PAM4 调制，有助于快速生成 PCIe 系统分析所需的 AMI模型。AMI 模型生成器为设计人员提供了向导驱动的AMI 模型生成工作流程，可快速创建发射器(Tx) 和接收器(Rx) 模型。

简化的仿真驱动虚拟合规性测试使设计人员能够确保设计质量。集成的仿真驱动 PCIe 合规性测试工作流程通过最大限度地减少设计迭代并缩短上市时间，降低了设计成本。

Chiplet PHY Designer 是EDA 行业首个针对通用Chiplet互连(UCIe) 标准的仿真解决方案，能够预测芯片间链路裕度、用于通道合规性分析的VTF 以及转发时钟能力。Chiplet PHY Designer 包含新的设计探索和报告生成功能，可加速信号完整性分析和合规性验证，从而提高设计人员的工作效率并缩短产品上市时间。

Keysight EDA 高速数字部门总监Hee-Soo Lee 表示:“我们将继续扩展标准驱动的工作流程方法，以支持我们的客户。我们的高速数字产品组合凭借最准确、最先进的信号完整性分析和合规性测试验证仿真软件引领 EDA 行业。PCIe 和 UCIe等数字标准对于电子系统的性能至关重要。在工作流程中使用我们的 PCIe 和 UCIe仿真解决方案的设计人员可以缩短开发周期，从而节省大量时间和成本。”