英特尔未来代工技术一瞥：3D封装、更小的逻辑单元、背面电源等

在英特尔IFS Direct Connect活动日前夕，公司通过分享其未来数据中心处理器的一瞥，概述了它将为其代工客户提供的新芯片技术。这些进步包括通过3D堆叠，实现了更密集的逻辑以及连接性增加16倍，它们将是该公司与其他公司的芯片架构师共享的首批高端技术之一。

这些新技术将达到英特尔长达数年转型的顶峰，这家处理器制造商正在从一家只生产自己芯片的公司转变为一家代工厂，为其他公司生产芯片，并将自己的产品团队视为另一个客户，圣何塞的IFS Direct Connect活动旨在作为新商业模式的亮相派对。

在内部，英特尔计划在代号为Clearwater Forest的服务器CPU中使用这些技术的组合。该公司认为该产品是一种具有数千亿个晶体管的片上系统，是其为其他客户提供代工服务的一个目标或案例。

英特尔数据中心技术总监Eric Fetzer表示，“我们的目标是让计算达到最佳每瓦性能”。这意味着使用该公司最先进的制造技术Intel 18A。“

“但是，如果我们将该技术应用于整个系统，就会遇到其他潜在问题，”他补充道。“系统的某些部分不一定能像其他部分一样扩展。逻辑通常可以根据摩尔定律很好地扩展一代又一代。”但其他功能则不然。例如，SRAM（CPU的高速缓存）一直滞后于逻辑。连接处理器和计算机其余部分的I/O电路则更加落后。

面对这些现实，英特尔将Clearwater Forest的系统分解为其核心功能，选择最适合的技术来构建每个功能，并使用一套新技术将它们重新缝合在一起。其结果是CPU能够扩展到多达3000亿个晶体管。

在Clearwater Forest，数十亿记个晶体管被分为三种不同类型的硅IC，即芯片或小芯片，它们互连并封装在一起。该系统的核心是使用Intel 18A工艺构建的多达12个处理器核心小芯片。这些小芯片以3D方式堆叠在三个使用Intel 3构建的“基础芯片”之上，该工艺为今年推出的Sierra Forest CPU制造计算核心。CPU的主高速缓存、电压调节器和内部网络将安装在基础芯片上。“堆叠通过缩短路径来改善计算和内存之间的延迟，同时启用更大的缓存。”高级首席工程师Pushkar Ranade说道。

最后，CPU的I/O系统将位于使用Intel 7构建的两个芯片上，这些小芯片与Sierra Forest和Granite Rapids CPU中的小芯片基本相同，从而减少了开发费用。

以下是所涉及的新技术及其提供的功能：

首先是3D混合键合技术。英特尔当前的芯片堆叠互连技术Foveros将一个芯片连接到另一个芯片，使芯片封装的尺寸大幅缩小，通过焊料的微小“微凸块”短暂熔化以连接芯片。这使得Meteor Lake CPU中使用的Foveros版本大约每36微米建立一个连接。而Clearwater Forest将使用新技术Foveros Direct 3D，该技术不同于基于焊接的方法，可将3D连接的密度提高16倍。它被称为“混合键合”，类似于将两个芯片表面的铜焊盘焊接在一起。这些垫片稍微凹陷并被绝缘体包围。当将两个芯片压在一起时，一个芯片上的绝缘体会粘附到另一芯片上。然后，对堆叠的芯片进行加热，使铜在间隙中膨胀并粘合在一起，形成永久链接。

Fetzer表示，“混合键合互连能够大幅提高连接密度。这种密度对于服务器市场非常重要，特别是因为这种密度可以实现更低的连接功耗。”如果每比特的能源成本太高，数据从一个硅芯片传输到另一个硅芯片所涉及的能量很容易消耗产品功率预算的一大部分。而Foveros Direct 3D使每比特的功耗成本降至0.05皮焦耳以下，这使其与在硅芯片内搬运数据所需的能量处于同一规模。

节省的大部分能源来自于传输更少铜线的数据。假设想要将一个芯片上的512线总线连接到另一个芯片上，以便两个芯片可以共享一组一致的信息。在每个芯片上，这些总线可能窄至每微米10-20根总线。而使用当今的36微米间距微凸块技术将信号从一个芯片传输到另一个芯片，意味着将这些信号分散到一侧数百平方微米的硅上，然后将它们聚集到另一侧的同一区域。所有额外的铜和焊料“会给延迟和功率带来问题”。相比之下，混合键合可以在几个微凸块占据的同一区域中进行总线到总线的连接。

尽管这些好处可能很大，但转向混合键合并不容易。要形成混合键合，需要将已经切割的硅芯片与仍附着在晶圆上的硅芯片连接起来。正确对齐所有连接意味着芯片必须被切割成比微凸块技术所需的公差大得多的公差。修复和恢复也需要不同的技术。Fetzer表示，甚至连接失败的主要方式也是不同的。对于微凸块来说，更有可能因连接到相邻焊点的一点焊料而发生短路。但对于混合键合来说，危险是导致连接断开的缺陷。

其次是背面电源技术。在当今的处理器中，所有互连（无论是承载电力还是数据）都构建在芯片的“正面”硅基板上方。而Foveros和其他3D芯片堆叠技术需要硅通孔等互连，这些互连可以向下钻穿硅以从另一侧建立连接。背面电力传输则更进一步，它将所有电源互连放置在硅下方，基本上将包含晶体管的层夹在两组互连之间。

这种布置会产生影响，因为电源互连和数据互连需要不同的功能。电源互连需要较宽以减少电阻，而数据互连应较窄以便可以密集封装。英特尔将成为第一家在商用芯片中引入背面供电的芯片制造商。背面供电网络技术将与英特尔芯片中的技术基本相同，然而它在Clearwater Forest中得到了更大的利用。即将推出的CPU在基础芯片中包含所谓的“片上电压调节器”，使电压调节接近其驱动的逻辑，这意味着逻辑可以运行得更快。距离越短，调节器就能更快地响应电流需求的变化，同时消耗更少的功率。由于逻辑芯片使用背面供电，因此电压调节器和芯片逻辑之间的连接电阻要低得多。

除了背面电源之外，该芯片制造商还采用英特尔20A工艺改用不同的晶体管架构：RibbonFET。RibbonFET是一种纳米片或环栅晶体管，自2011年以来取代了FinFET（CMOS的主力晶体管）。在Intel 18A中，Clearwater Forest的逻辑芯片将采用第二代RibbonFET工艺制造。Fetzer表示，虽然这些器件本身与Intel 20A中出现的设备没有太大区别，但其设计具有更大的灵活性。

其中一些变化源于FinFET时代失去的一定程度的灵活性。在FinFET出现之前，晶体管可以制成多种宽度，从而允许在性能（伴随更高电流）和效率（需要更好地控制漏电流）之间进行或多或少的连续权衡。但由于FinFET的主要部分是具有规定高度和宽度的垂直硅鳍，因此必须通过鳍的数量进行权衡。例如，使用两个翅片可以使电流加倍，但没有办法将其增加25%或50%。而有了纳米片器件，改变晶体管宽度的能力又回来了。“RibbonFET技术可以在同一技术基础上实现不同尺寸的焊带。”Fetzer说道。“当我们从英特尔20A转向英特尔18A时，我们在晶体管尺寸方面提供了更大的灵活性。”

这种灵活性意味着设计人员可以用来构建系统的标准单元（基本逻辑块）可以包含具有不同属性的晶体管。这使得英特尔能够开发出一个“增强型库”，其中包括比英特尔20A工艺的标准单元更小、性能更好或更高效的标准单元。

最后是第二代EMIB技术。在Clearwater Forest中，处理输入和输出的芯片使用第二代英特尔EMIB水平连接到基础芯片。EMIB是一小块硅，包含一组密集的互连和微凸块，旨在将同一平面中的一个芯片连接到另一个芯片。硅嵌入封装本身以形成芯片之间的桥梁。自Sapphire Rapids于2023年发布以来，该技术已在英特尔CPU中投入商业使用。它是一种成本较低的替代方案，可将所有芯片放在硅中介层上，硅中介层是一块带有互连图案的硅片，大小足以容纳所有待放置的系统芯片。除了材料成本之外，硅中介层的制造成本可能很高，因为它们通常比标准硅工艺设计的尺寸大几倍。

第二代EMIB技术今年与Granite Rapids CPU一起首次亮相，它将微凸块连接的间距从55微米缩小到45微米并提高了电线的密度。此外，就Clearwater Forest而言，“还存在一些独特的挑战，因为我们将常规芯片上的EMIB连接到Foveros Direct 3D基础芯片和堆栈上的EMIB。”Fetzer说道。他说这种情况最近被重新命名为EMIB 3.5技术（以前称为co-EMIB），需要采取特殊步骤来确保所涉及的应力和应变，与Foveros堆栈中的硅兼容，而Foveros堆栈通常比普通芯片更薄。

以上是英特尔在圣何塞活动上分享的未来数据中心处理器技术及其为代工客户提供的新芯片技术的详细内容。这些技术包括更密集的逻辑、3D堆叠芯片内连接性增加16倍、背面电源、RibbonFET晶体管架构以及第二代EMIB技术等，它们共同构成了英特尔未来数据中心处理器的核心竞争力，并有望为整个行业带来重大的变革和进步。