发布时间：2021-02-09

采用89C51单片机和X25045组成的看门狗电路,X25045硬件连接图如图2所示。X25045芯片内包含有一个看门狗定时器，可通过软件预置系统的监控时间。在看门狗定时器预置的时间内若没有总线活动，则X25045将从RESET输出一个高电平信号，经过微分电路C2、R3输出一个正脉冲，使CPU复位。图2电路中，CPU的复位信号共有3个：上电复位(C1、R2)，人工复位(S、R...

发布时间：2018-03-11

程序设计与仿真。 1. 出租车计价器VHDL程序 --文件名：taxi.hd --功能：出租车计价器 library IEEE; use IEEE.STD_LOG IC _1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity taxi is port ( clk_24...

发布时间：2015-06-17

再编辑一个7段 数码管 (共 阴极 )显示驱动程序： Library ieee; Use ieee.std_logic_1164.all; Entity QDLED7 is PORT(DATA:IN STD_LOGIC_VECTOR(3 DOWNTO 0); a,b,c,d,e,f,g:out std_logic); end QDLED7; Architecture...

发布时间：2015-06-17

1。用CASE语句 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY LS138 IS PORT ( S:in STD_LOGIC_vector(2 downto 0); Y: out STD_LOGIC_vector(7 downto 0)); end LS138; ARCHITECTURE...

发布时间：2015-06-17

半加器1 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY halfadder IS PORT (A,B:IN STD_LOGIC; Co: out STD_LOGIC; S: out STD_LOGIC); end halfadder; ARCHITECTURE rtl OF ha...

发布时间：2015-06-17

简单的JK触发器 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY JKff_1 IS PORT (J,K:IN STD_LOGIC; clk : IN std_logic; Q: out STD_LOGIC); end JKff_1; ARCHITECTURE behave OF JKff_1 IS sign...

发布时间：2012-06-27

引 言 　　硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。利用这种语言，数字电路系统的设计可以从上层到下层（从抽象到具体）逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统。然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表。接下去，再用专用集成电路ASIC或现场可...

发布时间：2011-08-27

　 　0 引言 　　密码模块是 安全保密 系统的重要组成部分，其核心任务就是加/解密数据。目前，分组密码算法AES以其高效率、低开销、实现简单等特点被广泛应用于密码模块的研制。随着计算机信息技术和超大规模集成电路技术的成熟与发展，通过硬件来实现密钥模块的内部运作，可保证在外界无密钥的明文流动，能够实现真正意义上的保密。此外，硬件实现还具有高速、高可靠性等特点。目前许多A...

发布时间：2011-06-15

...

发布时间：2010-11-14

引言 　　密码模块是安全保密系统的重要组成部分，其核心任务就是加/解密数据。目前，分组密码算法AES以其高效率、低开销、实现简单等特点被广泛应用于密码模块的研制。随着计算机信息技术和超大规模集成电路技术的成熟与发展，通过硬件来实现密钥模块的内部运作，可保证在外界无密钥的明文流动，能够实现真正意义上的保密。此外，硬件实现还具有高速、高可靠性等特点。目前许多AES算法的硬件实现...