发布时间：2021-03-05

以前GPIO上接的电路都是低电平触发的那种，新画了个板子有一个按键设计的是高电平触发，结果IO口设置成上拉输入后，怎么读都不正确，按键电路如图1。无奈只能去调试一下，发现当设置为上拉输入后，其ODR(GPIO输出数据寄存器)相应的也置为1，百思不得其解。 于是去看一下GPIO的结构图： I/O引脚结构图 由图可以发现其实输出寄存器与输入寄存器之间在I/O引脚处是线...

发布时间：2019-08-16

我现在的任务是做一个8*8的矩阵键盘，制PCB版之前，我用电路板搭了一个3*3的矩阵键盘来模拟一下，设置PA0、PA1、PA2为PP输出，设置P3、P4、P5下拉输入。大多数的芯片内部上拉或下拉电阻都是弱上拉或弱下拉，stm32f103的内部也一样，内部上拉或下拉的电阻阻值约为40K，这样可以方便外部调整，但是，在作为一些通讯引脚时，可能会出现上电时数据不稳定的问题，如I2C...

发布时间：2019-08-06

原因：STM32上电时默认打开JTAG调试功能。 解决办法： 打开复用时钟，禁止JTAG功能。 RCC_APB2PeriphClockCmd(RCC_APB2Periph_AFIO, ENABLE); GPIO_PinRemapConfig(GPIO_Remap_SWJ_Disable, ENABLE); 改变指定管脚的映射完全禁用（JTAG+SW-DP） GPI...

发布时间：2018-08-26

在输出模式下：ODR是数据输出寄存器， 但是在 输入模式下，同时也用来配置上拉下拉设置。 在Alientek的源码中的按键输入实验中有如下一段初始化代码： void KEY_Init(void){ RCC- APB2ENR|=1 2; //使能PORTA时钟 GPIOA- CRL&=0XFFFFFFF0;//PA0设置成输入 GPIOA- CRL|=...

发布时间：2017-10-07

GPIO处于输入模式下，下拉输入和上拉输入的相关配置如下图所示。需要注意的是，下拉输入和上拉输入是通过端口输出寄存器GPIOx_ODR来区分的。因此，在进行上拉/下拉输入配置时候，虽然对GPIO进行的关于输入的操作，但是仍要对和输出相关的寄存器ODR进行配置。 上述注意事项在实际代码编写时表现为： （1）库函数 GPIO_InitStructure.GPIO_P...

发布时间：2017-01-22

以前GPIO上接的电路都是低电平触发的那种，新画了个板子有一个按键设计的是高电平触发，结果IO口设置成上拉输入后，怎么读都不正确，按键电路如图1。无奈只能去调试一下，发现当设置为上拉输入后，其ODR(GPIO输出数据寄存器)相应的也置为1，百思不得其解。 图1 按键电路 于是去看一下GPIO的结构图： I/O引脚结构图 由图可以发现其实输出寄存器与输...

发布时间：2016-06-02

上拉输入：有上拉电阻 按键未按下时端口接高电平，即高电平 1 状态---3.3v 按键按下时端口接低电平，即低电平 0 状态-------0v 下拉输入：有下拉电阻 按键未按下时端口接低电平，即低电平 0 状态---0v ...