发布时间：2023-05-30

数字电路和接口在越来越高的时钟频率下的表现非常类似于模拟电路。 所以，为了确保新设计方案和重新设计的方案中接口的质量，必须引入新的测量方法和测量设备。 当今车辆中的信息娱乐系统需要的功能，只有借助新型高速显卡和超快内存才能实现。我们所有的数字社交互动信息都经由大型服务器记录和处理，它们需要快速地从大功率存储器中调取数据，并传输至各下级系统进行处理。 大量的图像不断被拍...

发布时间：2018-05-25

在用户进行系统或者芯片测试的时候，一般主要验证几个方面的性能和可靠性，包括系统发送端的信号质量，链路的损耗/串扰，接收端的容限。如下图1，一个链路系统的基本架构。通常在发送端会使用FFE来补偿链路的损耗，接收端会采用DFE/FFE等方法来进行均衡，一些比较高速率的标准如PCIE 4.0/5.0,SAS4等还会采用FEC来进行纠错，当然接收端还需要CDR来从串行信号里面进行时钟...

发布时间：2017-03-30

本人详解为啥眼图测试/误码率/抖动容限测试都离不开PRBS。下面就随测试测量小编一起来了解一下相关内容吧。  PRBS定义 二进制序列指的是，a0, ..... , aN-1的N bit的序列，其中 aj∈{0，1}，j=0, 1, ..., N-1。 一个二进制序列中，包含m=∑aj个1, 以及N-M个0。 如果一个二进制序列的自相关函数     只有两个值   ...

发布时间：2016-09-30

接收容限测试主要测试接收端对于不同频率抖动的跟踪和容忍能力。与USB3.0等总线类似，SAS的收发两端各自有自己的时钟域，而且也经常采用SSC，在SAS芯片内，有弹性缓冲器用来添加或删除填充符以调整本地时钟对外部接收信号的采样。在SAS里，这个填充符就是ALIGN。对于N4903B或M8020系列误码仪来说，通过选件可以用来识别填充符和8b/10规则，这样可以不使用协议分...

发布时间：2016-09-30

在PCI-E 1.0和2.0的时代，接收端测试不是必须的，通常只要保证发送端的信号质量基本就能保证系统的正常工作。但是对于PCI-E 3.0来说，由于速率更高，发送端发出的信号经过长线传输后信号质量总是不会太好，所以接收端使用了复杂的均衡技术来提升接收端的接收能力。由于接收端更加复杂而且其均衡的有效性会显著影响链路传输的可靠性，因此在PCI-E 3.0时代，接收端的测试变成...

发布时间：2016-07-19

概述 任何电子器件都会产生相位噪声，而振荡器是主要的噪声源。压控振荡器(VCO)在自激振荡或相位锁定时都会由于噪声调制产生相位噪声。这符合相位噪声指标表示频谱纯度的理论。例如一个理想的振荡器，输出是纯粹的正弦信号，在频域中是单一频点的垂直谱线。但实际上，振荡器所包含的噪声源会使输出频率偏离它的理想位置，在载波附近产生一些不需要的频率。 产生相位噪声的方法 有两种方法产生或提...

发布时间：2011-12-30

引言 在系统或者芯片的验证过程中，使用高速串行信号标准的芯片的接收端测试都需要激励信号源，一直以来，设计人员几乎完全依赖数字信号发生器，为串行测试生成二进制信号。他们在数字信号中运用输入信号的幅度调节、注入抖动、相位偏移调节等手段来进行比较恶劣的工作环境的模拟，以考验接收端的接收容限。但是，信号源领域中的新技术正在改变这一切，直接合成工具可以帮助设计人员创建现实程度更高的信...

发布时间：2011-05-29

摘要：MAX1452/MAX1455是高精度、低成本信号调理器，工作在数字模式时可以进行系统级生产，工作在模拟模式时可以进行常规操作。应用电路中，根据VDD引脚供电电源的驱动能力，器件可能存在以下问题：(a) 需要启动进入模拟模式时却进入了数字模式，(b) 有过多的输出噪声，(c) VDDF没有足够的电压支持EEPROM可靠工作。本应用笔记提出了在应用电路中增加一个元件来解决上...

发布时间：2011-01-30

电压容限是逻辑驱动器的保证输出与逻辑接收器在最坏的情况下的灵敏度之间的差值。工作基于接收电压的逻辑系列产品都有电压容限，如同光学逻辑器件有光子容限，或者机械设备在BABBAGE引擎中有机械联运容限一样。 图2.15举例说明了MOTOROLA 10KH射极耦合逻辑门电路在25℃环境温度条件下的电压容限，这此逻辑门电路都是对输入电压敏感，保证0和1转换的电压门限在图中以VOL...

发布时间：2008-01-31

　　凌力尔特推出上升时间加速器 LTC4311，该器件用于以400kHz 总线速度运行的重负载 I2C/SMBus系统。 　　多个器件连接到同一总线的系统可能呈现远高于 400pF I2C 性能规格的大总线电容。容性加载引起较慢的上升时间，这可能影响数据可靠性并指定总线的实际最高速度。通过在总线上升跃变时采用升高的上拉电流，同时在下降跃变和逻辑低与逻辑高时禁止电流源以改善低态...