发布时间：2024-10-22

这是手册的资料，我们看到，要设置svc模式，就是要把我们的cpsr的后五位设置为0b10011即可。Cpsr的结构： 接下来，我们就来把cpsr的后五位设置为0b10011. 设置的思路： 首先把这五位清零(bic指令),使用orr往这五位写入0b10011.当然，这些操作的实现必须借助mrs和msr两个指令来完成（cpsr和spsr不能直接访问). 操作如下： 看...

发布时间：2021-10-13

1.CPU工作模式(Mode) ARM CPU有七种模式，各种模式如下图所示。注意用户模式下不可进入其他模式，用户模式是在有操作系统的时候给应用程序使用的，写应用程序的人水平千差万别，不能保证写的程序是好是坏，所以让应用程序运行在用户模式，限制应用程序的权限，防止破坏整个系统， 2.状态(State) ARM架构的CPU有ARM state和Thumb state, ...

发布时间：2021-09-10

这节课我们来讲CPU的工作模式(Mode) 状态(State)寄存器 7种Mode: usr(用户模式) sys（系统模式） undefined(und)（未定义模式） Supervisor(svc)（管理者模式） Abort(abt)（中止模式） IRQ(irq)（中断模式） FIQ(fiq)（快速中断模式） 2种State: ARM state ...

发布时间：2021-08-13

上电之后，程序会进行reset，这时会进入svc模式，这是一种特权模式。 APP运行于usr mode，在该模式下APP访问硬件时，必须切换mode为svc mode，否则会受限。 那么，怎么切换mode呢？我们知道，当发生异常时，比如中断和未定义指令异常，CPU会进入对应的特权模式，在这些模式下可以进入svc mode，但是这些异常都不稳定。所以，我们使用的是swi...

发布时间：2021-08-10

CPU执行到未定义指令时，会触发未定义指令异常。 通过异常向量表可以发现，未定义指令异常的入口在0x0000,0004处，即当CPU执行到未定义指令异常时，硬件上CPU就会跳转到0x0000,0004处执行代码。 我们通过在代码中故意添加一条未定义指令0x0300,00000触发该异常，下图是正常的指令的结构，原图位标反了，左边到右边依次是31-0才对。 下表是...

发布时间：2021-08-10

CPU模式（Mode） CPU有七种mode，红框内的为异常模式，另外两种为一种为用户模式，一种为系统模式。其中除了usr用户模式，其余六种模式被称为特权模式（privileged mode），在这六种模式下可以随意切换到任意其他模式（操作CPSR寄存器直接进入其他模式），但在用户模式下不可以直接进入其他模式。 其中，系统模式不会被任何异常触发，并且它使用的是用户模式下的...

发布时间：2020-12-05

一、工作模式 线程模式和手柄模式。 当处理器处在线程状态下时，既可以使用特权级，也可以使用用户级；另一方面， handler模式总是特权级的。在复位后，处理器进入线程模式＋特权级。 二、异常和中断 Cortex-M3 支持大量异常，包括 16-4-1=11个系统异常，和最多 240 个外部中断——简称 IRQ。具体使用了这 240 个中断源中的多少个，则由芯片制造商决...

发布时间：2020-08-24

ARM中有5种异常模式，有7种中断源。这7种中断源中有些中断是我们希望发生的，但有些中断是我们不希望发生的。 我们希望发生的中断： 软中断：属于svc模式，通过SWI指令便可以产生软中断，进入到svc模式。 irq中断：属于irq模式，当产生普通的外部中断时，处理器便进入到IRQ模式。 fiq中断：属于fiq模式，当产生高优先级外部中断时，处理器便进入到FIQ模式。 ...

发布时间：2020-04-22

Arm920T寄存器简单介绍： R1-R15：通用寄存器 R13：栈指针寄存器 R14：程序连接寄存器，当执行BL子程序调用指令时，R14中得到R15（程序计数寄存器pc）的备份，而当发生中断或异常时，对应的R14_svc、R14_irq等保存R15返回值。 R15：程序计数器pc CPSR:当前程序状态寄存器 1、T位（1位） Thumb/Arm。 2、I位与F位（5、...

发布时间：2020-04-06

...