发布时间：2020-04-09

聚焦于PCIe 3.0和4.0中的动态均衡技术，本文介绍其原理、实现及其相关的一致性测试，这种动态均衡技术被称作“Link Equalization”（链路均衡，简称为LEQ）。本系列文章分上下两篇，本文是下篇实践篇，重点介绍Rx链路均衡的测试和调试，泰克公司的自动化软件为此提供了业界最优的解决方案。 接收端链路均衡测试（Rx LEQ） 在PCIe 2.0的时代，...

发布时间：2020-04-07

PCIe接口自从被推出以来，已经成为了PC和Server上最重要的接口。为了更高了数据吞吐率，PCI-SIG组织不断刷新接口标准，从PCIe 3.0的8GT/s数据速率，到PCIe 4.0的16GT/s数据速率，再到PCIe 5.0的32GT/x。PCI-SIG组织实现了在速率翻倍的同时，仍能保持使用普通的FR4板材和廉价接插件，主要源自两个方面的改进，一是使用128b/13...

发布时间：2018-05-25

在用户进行系统或者芯片测试的时候，一般主要验证几个方面的性能和可靠性，包括系统发送端的信号质量，链路的损耗/串扰，接收端的容限。如下图1，一个链路系统的基本架构。通常在发送端会使用FFE来补偿链路的损耗，接收端会采用DFE/FFE等方法来进行均衡，一些比较高速率的标准如PCIE 4.0/5.0,SAS4等还会采用FEC来进行纠错，当然接收端还需要CDR来从串行信号里面进行时钟...

发布时间：2016-09-30

在PCI-E 1.0和2.0的时代，接收端测试不是必须的，通常只要保证发送端的信号质量基本就能保证系统的正常工作。但是对于PCI-E 3.0来说，由于速率更高，发送端发出的信号经过长线传输后信号质量总是不会太好，所以接收端使用了复杂的均衡技术来提升接收端的接收能力。由于接收端更加复杂而且其均衡的有效性会显著影响链路传输的可靠性，因此在PCI-E 3.0时代，接收端的测试变成...

发布时间：2015-07-01

一、接收端的基本结构 1、最简单的接收端结构 图1 基本D触发器的锁存数据示意图 最简单的接收端可以看着一个D触发器，有一个时钟输入接口和一个信号输入接口及一个信号输出接口。输入时钟对D触发器和输入数据进行触发和采样后输出数据。如上图1所示为一个基本的D触发器锁存串行数据基本示意图。 一般低速信号接收端的结构和工作原理...

发布时间：2015-03-19

接收端RX电接口测试 接收端一致性测试： (摘自USB 3.0 Electrical Compliance Methodology White paper Rev0.5) 测试原理：在执行一致性测试的时候，测试DUT会被设置成环回模式(loopback),码型发生器会发出带有抖动的一致性测试码型，通过参考通道，参考线缆送入接收端。DUT...

发布时间：2014-03-20

MIPI Alliance成员会议，芝加哥，2014/3/10，意识到移动市场对完整测试方案的需求，Teledyne LeCroy公司推出了一系列测试和测量产品，以帮助加速移动设备的设计开发。对已有的MIPI物理层测试工具的补充，Teledyne LeCroy公司推出了Eclipse X34™协议分析仪用于M-PHY协议测试，以及对M-PHY接收端测试的PeRT3™ Ph...

发布时间：2014-03-20

针对MIPI M-PHY 高速GEAR1, GEAR2, GEAR3和 PWM Mode (G0-G7)的物理层接收端测试 MIPI Alliance成员会议，芝加哥，2014/3/10, Teledyne LeCroy（力科），世界高速I/O分析和协议测试方案的领导者,发布了基于业内唯一的具有协议识别能力的接受发送容限测试仪Phoenix上的MIPI M-PHY接...