发布时间：2022-07-01

一、实验目的 （1）学习并掌握Quartus II的使用方法 （2）学习简单时序电路的设计和硬件测试。 （3）学习使用VHDL 语言方法进行逻辑设计输入 （4）进一步熟悉QuartusⅡ及其 LPM_ROM 与 FPGA硬件资源的使用方法,学习较复杂的数字系统设计方法，并在实验开发系统上熟悉运行输入及仿真步骤原理 二、实验仪器设备 （1） PC机一台。 （2）Quartu...

发布时间：2021-08-23

1 2 3 --本程序用来测试STM32对CPLD的读写操作 4 5 --测试功能如下： 6 7 --向0x05地址写入0x01,LED灯停止闪烁，写入其他数据闪烁继续 8 9 --0x03,0x04寄存器为定值，可以通过STM32读取然后使用串口输出看看是否一致 10 11 12 13 --文件名：AD.vhd 14 15 libr...

发布时间：2020-03-31

可编程逻辑公司-广东高云半导体科技股份有限公司（以下简称“高云半导体”）今日宣布，高云半导体自主研发的逻辑综合工具Gowin Synthesis支持VHDL（Very-High-Speed Integrated Circuit Hardware Description Language）硬件描述语言流程综合。 VHDL语言诞生于1982年，最初是由美国国防部开发出来供美军...

发布时间：2018-03-11

程序设计与仿真。 1. 出租车计价器VHDL程序 --文件名：taxi.hd --功能：出租车计价器 library IEEE; use IEEE.STD_LOG IC _1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity taxi is port ( clk_24...

发布时间：2017-01-05

1 2 3 --本程序用来测试STM32对CPLD的读写操作 4 5 --测试功能如下： 6 7 --向0x05地址写入0x01,LED灯停止闪烁，写入其他数据闪烁继续 8 9 --0x03,0x04寄存器为定值，可以通过STM32读取然后使用串口输出看看是否一致 10 11 12 13 --文件名：AD.vhd 14 15 libr...

发布时间：2016-09-28

　　计算机系统是由许多具有独立功能的模块互相连接而成的。随着计算机的不断发展和广泛应用，各生产厂商除了向用户提供整套系统外，还设计和提供各种功能的插件模块，让用户根据自己的需要构成自己的应用系统或扩充原有的系统。这些模块间需要互相通信，需要有高速、可靠的信息交换通道，这就是总线。总线使得计算机各模块之间的信号线可以直接互相连接，提高了信号传输的速度。 　　VHDL(Very...

发布时间：2016-09-21

　　1.引言 　　数字频率计是通讯设备、计算机、 电子 产品等生产领域不可缺少的 测量仪器 。由于硬件设计的器件增加，使设计更加复杂，可靠性变差，延迟增加，测量误差变大。通过使用EDA技术对系统功能进行描述，运用VHDL语言，使系统简化，提高整体的性能和可靠性。采用VHDL编程设计的数字频率计，除了被测信号的整形部分，键输入和数码显示以外，其他都在一片FPGA上实现，从而让整个...

发布时间：2015-06-17

再编辑一个7段 数码管 (共 阴极 )显示驱动程序： Library ieee; Use ieee.std_logic_1164.all; Entity QDLED7 is PORT(DATA:IN STD_LOGIC_VECTOR(3 DOWNTO 0); a,b,c,d,e,f,g:out std_logic); end QDLED7; Architecture...

发布时间：2015-06-17

　　由于串行多位加法器的高位相加时要等待低位的进位，所以速度受到进位信号的限制而变慢，人们又设计了一种多位数超前进位加法器逻辑电路，使每位求和结果直接接受加数和被加数而不必等待地位进位，而与低位的进位信号无关，这就大大的提高了运算速度。现在简单介绍超前进位的运算方法，以及VHDL可编程逻辑编程。 Library ieee; Use ieee.std_logic_116...

发布时间：2015-06-17

1。用CASE语句 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY LS138 IS PORT ( S:in STD_LOGIC_vector(2 downto 0); Y: out STD_LOGIC_vector(7 downto 0)); end LS138; ARCHITECTURE...