发布时间：2014-08-26

一、内存测试中的难点 内存广泛应用于各类电子产品中，内存测试也是产品测试中的热点和难点。内存测试中最为关键的测试项目为DQ/DQS/CLK之间的时序关系。JEDEC规范规定测量这几个信号之间的时序时测试点需要选择在靠近内存的最末端。而当前内存芯片大部分是BGA封装，有的甚至是正反贴的，这样有时候就很难在内存芯片的最末端找到测试点进行测试，如果在链路的中间位置进行测试，一方面信...

发布时间：2012-04-12

1. 引言 在高速serdes系统中， PCB的长距离传输线、连接器、过孔的阻抗不连续等因素对信号造成很大衰耗，比如6.25Gb/s的信号在FR4上走25英寸或者更远之后的眼图已经无法张开，为了解决这种衰耗问题，往往有两种方法，一种是在发射端使用预加重技术，一种是在接收端使用均衡技术。 由于在SERDES接收芯片内部集成了均衡器，以补偿信号的过大衰减，但是测试时，直接测量接收端...