发布时间：2022-02-18

近日，上海市经济和信息化委员会、上海市发展和改革委员会等印发《上海建设世界一流“设计之都”的若干意见》（以下简称《意见》）的通知提出，到2030年，进一步提升国际竞争力和美誉度，全面建成世界一流“设计之都”。 《意见》提出，建设国家级设计示范区，扶持国家级设计研究院，培育20家国家级工业设计中心，200家市级设计创新中心和设计引领示范企业，推进设计学等一流学科建设，构建“百...

发布时间：2021-08-02

在半导体行业竞争日趋激烈的背景下，封装工艺作为一种部署更小型、更轻薄、更高效、和更低功耗半导体的方法，其重要性日益凸显。同时，封装工艺也可响应半导体小型化技术的限制和满足其他市场需求。 封装工艺是指对半导体制成品进行包装的过程，使其免受损坏，同时将半导体电路中的电线与外部连接。此前，封装工艺通常被视为一种简单的辅助工作，属于半导体制造的后工序，而非确定半导体质量的前工序。然而...

发布时间：2012-01-10

　　高性能系统设计师在满足关键时序余量的同时要力争获得更高性能，而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据，此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间)，但也为设计师带来了必须解决的新挑战。 　　关键问题之一就是如何满足各...

发布时间：2010-07-28

　　随着半导体行业的整体复苏，2010年ATE市场预计也将翻番。但存储器行业由于2009年产能的下降及奇梦达的破产，二手ATE测试设备还处于消化过程中。为布局即将增长的存储器测试市场，Verigy推出了全新的适用于未来3代高速存储器的测试解决方案V93000 HSM3G平台，其数据传输速度达到了6.8Gbps，希望在未来的高速存储器技术投资市场布下关键一子。 　　由于智能手...

发布时间：2009-03-31

高性能系统设计师在满足关键时序余量的同时要力争获得更高性能，而存储器" 存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据，此举可消除接口控制问题(例如在存储器" 存储器和FPGA间的信号传递时间)，但也为设计师带来了必须解决的新挑战。 关...

发布时间：2007-10-16

高性能系统设计师在满足关键时序余量的同时要力争获得更高性能，而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据，此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间)，但也为设计师带来了必须解决的新挑战。 关键问题之一就是如何满足各种读取数...

发布时间：2007-10-16

高性能系统设计师在满足关键时序余量的同时要力争获得更高性能，而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据，此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间)，但也为设计师带来了必须解决的新挑战。 关键问题之一就是如何满足各种读取数...