[讨论] 成功解决FPGA设计时序问题的三大要点

eeleader   2010-4-8 09:30 楼主
1. 必要的时钟偏移及数据采集的时序空余;
2. 创建和控制时序空余;
3. 确保信号完整性

回复评论

暂无评论,赶紧抢沙发吧
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 京公网安备 11010802033920号
    写回复