[活动] 高云FPGA 时钟方面遇到的问题求助

        最近项目需要用高云FPGA生成720P的HDMI数据，之前测试过640*480都正常，720p因为需要使用74.25MHz的像素时钟，高云的DVI-TX IP核还需要一个像素时钟5倍的串行时钟，实际频率为371.25MHz，不过在我配置好后，因为HDMI没有驱动成功，写了一个驱动LED闪烁的模块，时钟是371.25MHz时LED无变化，当我把时钟降到120时LED可以闪烁。

        因为rPLL的CLKOUT支持3.125~600MHz的频率，我在综合时也没有报错。后来我联系了高云的一个技术支持，那边的回复是这个输出时钟如果太高不能用来驱动逻辑（大概是这个意思）。他说我用的GW1NR-9K最大时钟大概在100MHz左右，GW1N2A为150MH左右。我不太清楚如果不能做逻辑驱动这个PLL输出频率大于100MHz左右以上时它的用途是什么，感觉应该是存在哪些误解。电话里也得不到更多有用的信息，就来这里发帖看有没有了解这方面的，为什么会出现这种情况？

试了一下安路的EG4S20，300MHz没问题，400MHz跑不起来，371.25LED跑一半后全息。

用371MHz跑逻辑，估计跑一个计数器可以，跑更复杂的逻辑，应该不行，但至少有时钟报告，前提要时序约束。

371M时钟应该可以驱动FPGA的专门的IO高速核，

DVI-TX使用内部串行时钟时像素时钟上限是40MHz，40*5=200MHz，我以为使用外部时钟可以大于200MHz，实际可能不行。还有一个GW2A的板子在路上，到手在试试，要求不高能跑到720p就行。

GW2A可以输出720p的图像，sipeed有相关例程。GW1N问题可能是因为sipeed nano 9k没有使用TLVDS，导致驱动能力不足造成的。

这个是不是问下原厂的技术支持，我们也是从EP4CE系列转高云的，兼容性不错，最近在做图像的项目用易灵思的，海康也在用这个。