[求助] 用肖特基二极管对IO口进行钳位的疑问

下面两幅图是模仿肖特基二极管对io口钳位保护的仿真电路：

第一幅图是20V钳位到输出电压为3.3V的LDO（LT3042）;

第二幅图是20V钳位到输出电压为3.3V的DC-DC (ADP2138).

可是仿真的结果显示，钳位电压，即两幅图中的A处电压并不是3.3V+VF(VF为图中肖特基二极管的压降)，而是高出很多（见仿真图的V(out2)和V(out4)）。

是以下原因吗？

1. LDO和DC-DC的输出阻抗导导致的？

2. LDO和DC-DC的灌电流有限导致的？请各位大佬帮忙解答，谢谢！

二楼说得对。楼主应该想想：D1导通，电流流到哪里去？没有负载，电流不可能流入负载，芯片是个Buck电路，功率开关管不能让电流倒流。

这样的仿真没有意义，所有电源不管是开关电源还是线性电源都不准许电流从输出处倒灌，现实中的电源可不是理想电压源。仿真的话，必须带载，且负载电流必须大于钳位二极管中的电流与电源最小输出电流之和。

你好，我就是想仿真普通IO口，比如ADC的输入管脚，他的输入阻抗不是很大吗？所以他的输入电流应该很小。谢谢！

前辈，你好，我之前是听说有些LDO没有吸电流能力，所以芯片的io口（如ADC的输入引脚，MCU的IO口在作为输入的时候）在钳位到3.3V的时候要特别注意。

另外，DC-DC和LDO的灌电流能力是不是很小。谢谢！

大佬，我们很多IO口的输入阻抗不是都很大吗？如ADC的输入引脚，MCU的输入IO口等等，那这个时候，我在实际设计中用肖特基钳位到3.3V，这个时候如果有大电压超过3.3V导通肖特基，电流往哪里流呢？谢谢！

不知道你所说『吸电流能力』是指什么。通常输出引脚(无论单片机或者稳压芯片)有『拉电流』和『灌电流』的说法，但『吸电流』我还是第一次听说。

『另外，DC-DC和LDO的灌电流能力是不是很小』

所谓『灌电流』能力，是指电流流入引脚(正电源情况下)。你所说的这两种，灌电流能力为零，根本不允许电流流入。

但是，这两种设备，输出端通常总有电容到地。很短时间内，电容有吸纳电荷的能力，换言之，电容充电过程中允许『灌电流』，且能力不小。然而，只是很短时间内有这个能力。

你所说在ADC的输入引脚、MCU的输入口等施加的萧特基二极管箝位，通常是防止外界强干扰使得输入端损坏。这类强干扰持续时间相当短，故芯片电源端到地的电容就有吸收『灌电流』能力(当然，仅在很短时间内才有这个能力)。电源端到地的电容，每个芯片几乎都要有，某些较大的芯片甚至不止一个电容。7楼你问chunyang『电流往哪里流』，就是往这些电容里面流。

首帖图中，你是用个直流电源V2进行实验，结果产生疑问。若是用个脉冲电源(不能是连续多个脉冲，只能是单脉冲)来实验，那么电容C2就是『电流往哪里流』的去处。

你好，我这里所说的吸电流，就是灌电流，谢谢！

明白了。谢谢前辈！所以说，这种钳位保护不了那种持续的超过（3.3V+VF）的电压（假设我是钳位到3.3V）。是这样理解吧？谢谢前辈！

OK，明白了。我下去做个试验看下效果。谢谢！

前辈，我突然想到了我之前做的一个项目。我放大器之后的信号进入ADC，ADC输入引脚我就是用了肖特基钳位到3.3V（这个3.3V是AMS1117-3.3V产生的）。当放大器的输出电压超过3.6V时，钳位点的电压确实能钳位到3.6V，从而保护ADC的输入引脚（因为我调试的时候，前面的放大器可能输出超过5V的电压，而ADC是3.3V供电的）。这个是什么原因呢？是因为运放输出信号的电流比较小的原因吗  ？谢谢前辈，请指导！

『这个是什么原因呢？是因为运放输出信号的电流比较小的原因吗  ？』

应该说是因为运放输出电流到达一定值后会自动限流。

还是不明白，比如我的运放此时输出直流电压4.5V，通过肖特基确实可以钳位到3.6V，此时肖特基导通，电流不是流向LDO了吗？为什么还是可以钳位这个直流电压呢？谢谢前辈！

很多电子设备的交流电源输入端要求浪涌实验。浪涌实验的电源就是个脉冲电源，其输出脉冲的幅度、波形、持续时间、内阻等都有规定。你若用仿真的脉冲电源实验，也需要注意该脉冲电源的脉冲持续时间、内阻等等。若是内阻为零，那是不符合实际情况的。

你的那个『放大器之后的信号进入ADC……』的实验，萧特基二极管导通电流并非『流向LDO』，而是进入了ADC芯片(可能还有其它芯片)。你的LDO为ADC芯片供电，萧特基二极管导通后电流流入ADC芯片电源端，LDO供应ADC芯片的电流减小，但没有流入LDO的电流，LDO输出电流仍然是正的，即向LDO外流动。

好的，这回很好理解了，谢谢前辈！